JPS6148183B2 - - Google Patents

Description

【発明の詳細な説明】

本発明はメモリヘデータを書込む際に用いる部
分書込み指示信号（PWF）の発生回路の障害を
検出する方法に関する。 PWFがどのように用いられるかは周知であり
例えば特開昭49−120550号公報に開示されてい
る。従来は、PWF生成回路より出力されたPWF
自信からパリテイビツトを作成していた。これで
はPWF生成回路自身の障害の検出は不可能であ
る。 本発明の目的はPWF生成回路自身の障害を検
出する方法を提供することにある。 PWFが８ビツトすなわち１度にメモリに書込
むデータ量が８バイトである場合を例にとつて説
明する。図において信号A₀〜A₂は書込むべきデ
ータの始り地点を示す３ビツトのアドレス・信号
B₀〜B₂は終りの地点を示すやはり３ビツトのア
ドレスである。これ等の信号から生成される部分
書込み信号C₀〜C₇はPWF生成回路１によつて生
成される。８ビツトの部分書込み信号C₀〜C₇は
８バイトのデータの各バイトに１ビツトずつ対応
しており、A₀〜A₂が示す始まり地点からB₀〜B₂
が示す終りの地点までが連続して１にされる。例
えば、A₀＝０，A₁＝０，A₂＝０，B₀＝１，B₁＝
１，B₂＝１であればC₀〜C₇はすべて１であり、
A₀＝０，A₁＝１，A₂＝１，B₀＝１，B₁＝１，B₂
＝０であれば、C₀＝０，C₁＝０，C₂＝０，C₃＝
１，C₄＝１，C₅＝１，C₆＝１，C₇＝０となる。
PWF生成回路はA₀〜A₂，B₀〜B₂をデコードした
信号のAND，OR等の組合せ回路によつて実現で
きるが、この実現方法については、本発明と直接
関係しないので省略する。なお、A₀〜A₂，B₀〜
B₂には次の関係があることを前提とする。
（A₀A₁A₂）₂≦（B₀B₁B₂）₂ただし、〓_２は２進数を
表す。 さてこのPWF生成回路及びPWF信号の伝送路
の障害を検出するために生成されたPWFC₀〜C₇
にパリテイビツトが付加される。このパリテイビ
ツトはA₂とB₂の排他的ORをとることによつて得
られる。なんとなれば、C₀C₁C₂C₃C₄
C₅C₆C₇＝A₂B₂の関係があるからである。
ここに、 C₀＝₀・₁・₂ C₁＝₀・₁・₀・₁・₂ C₂＝₀・（₁＋₂）・（B₀＋B₁） C₃＝₀・（B₀＋B₁・B₂） C₄＝（₀＋₁・₂）・B₀ C₅＝（₀＋₁）・B₀・（B₁＋B₂） C₆＝₀・₁・₂・B₀・B₁ C₇＝B₀・B₁・B₂

【表】 このようにして発生されたC₀〜Cpをパリテイ
チエツクすることにより、PWF生成回路ならび
に伝送路のチエツクが確実に、かつ簡単にでき
る。

【図面の簡単な説明】

図は本発明の一実施例を示すブロツク図であ
る。 １…PWF生成回路、２…データ始点アドレス
信号、３…データ終点アドレス信号、４…排他的
OR回路、５…PWF転送線、６…PWFパリテ
イ。

Claims (1)

【特許請求の範囲】
1. １ メモリヘデータを書込む際に用いる部分書込
   み指示信号を、データの始りを示すアドレスと終
   りを示すアドレスから、作成する回路の障害を検
   出するために、この始りアドレスと終りアドレス
   の最下位のビツト信号の排他的論理和をとること
   によつて作成された信号を、生成された部分書込
   み指示信号のパリテイ信号として付加し、障害検
   出を行なうことを特徴とする障害検出方法。