JPS6149227B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はエレベーターの群管理制御装置に係
り、特にコンピユータによる群管理制御装置に関
する。

半導体技術の進歩とともに集積度が高まり、
ICからMSI、LSI、さらに近年マイクロコンピユ
ータの誕生へと発展して来た。

こうした中で、従来リレーやICなどによる、
いわゆるワイヤードロジツク構成のエレベーター
の制御装置は、近年ストアードプログラム方式即
ちコンピユータコントロールへと移り変わりつつ
ある。しかし、エレベーターの制御においては、
処理量が多く、かつ非常に高速度処理を要求さ
れ、特に複数台のエレベーターを有機的に一括管
理制御するエレベーター群管理制御においてこの
傾向が強い。このため、コンピユータコントロー
ルのためにはかなり処理能力の大きなコンピユー
タが必要であり、従つて、従来は、処理能力の大
きなミニコンピユータを用いるのが一般的であつ
た。

しかして、この結果、従来のエレベーター群管
理制御装置はコストアツプとなり易く、かつ、ミ
ニコンピユーターがダウンすると直ちに群管理制
御機能が停止してしまうという欠点があつた。

本発明は、前記の従来技術の欠点に着目してな
されたもので、その目的は、安価で高度な機能を
持つエレベーター群管理制御装置を提供するにあ
る。

この目的を達成するため、本発明は、エレベー
ターの群管理に必要な制御機能を群管理の基本的
機能であるホール呼び割当て機能と、群管理の付
加的な機能とに分割し、それぞれを別個の制御手
段によつて遂行させるようにすると共に、付加的
な機能をはたす制御手段の異常を検出したときに
は、この付加的機能をはたす制御手段を群管理制
御から切離すようにした点を特徴とする。

以下、本発明を具体的な実施例により詳細に説
明する。

なお、本発明の実施例で使用するマイクロコン
ピユータは、モトローラ社のM6800として説明す
る。また、その他周辺LSIもモトローラ社の製品
により構成しているものとする。

第１図は複数のマイクロコンピユータ５〜７か
ら成る群管理制御装置２のハードウエア構成であ
る。

第１図において、各エレベーターの制御装置な
ど群管理制御装置２以外の装置を総合して１と表
わしている。１−１は群管理制御装置２への入力
信号となるリレー接点などで、１−２は出力信号
によつて駆動されるリレーコイルやランプなどの
器機を示す。入出力インターフエース回路４は、
ホール呼び、かご呼び、ドア制御信号等をマイク
ロコンピユータに適したレベルに変換するための
入力バツフア回路４−１と、マイクロコンピユー
タからの出力信号を変換するための出力バツフア
回路４−２で構成している。ウオツチドツグタイ
マー回路３はマイクロコンピユータ５〜７の定期
的信号を受けてマイクロコンピユータ５〜７が正
常動作中であるという信号を他のマイクロコンピ
ユータ５〜７や外部器機に伝送する。次にマイク
ロコンピユータ５は、マイクロプロセツシングユ
ニツト（MPU）５−１、データを貯えるRAM５
−２、プログラムを格納するROM５−３、８ビ
ツトの並列入出力制御を行なうPIA（Peripheral
Interface Adapter）５−４、他のマイクロコン
ピユータと直列通信を行なうためのACIA
（Asynchrous Communication Interface
Adapter）５−５、MPUにクロツク信号を与え
るクロツク５−６、ACIAのデータ通信速度を決
めるクロツク５−７で構成されている。

次にマイクロコンピユータ５を中心に情報の流
れを説明する。まず、ホール呼び、かご呼び信号
などは入力バツフア回路４−１で電圧レベルの信
号（たとえば、かご呼び信号があるとき、その出
力は１となり、かご呼び信号がないときは出力は
０となる）に変換され、並列入出力素子である
PIA５−４のＡポートに入力される。PIA５−４
のＡポートに表われている電圧レベル信号は、後
述するデータ入力プログラムにより読みこまれ
る。一方、マイクロコンピユータ５から、制御信
号を出力したい場合は、PIA５−４のＢポートに
データを出力する。ここで、PIA内部にはラツチ
回路があるのでデータは保持されている。したが
つて、このPIAのＢポートの出力は、出力バツフ
ア回路４−２を介し接点信号を出力したり、ある
いは電圧レベル信号を出力したりすることができ
る。このデータ出力は後述するデータ出力プログ
ラムにより行なわれる。また、他のマイクロコン
ピユータ６，７とのデータ通信は、ACIA５−５
によつて行なわれる。すなわち、マイクロコンピ
ユータ５から他のマイクロコンピユータ６，７へ
データを送信したい場合は、MPUの８ビツト並
列データをACIA５−５により、並列−直列変換
を行ない送信される。このとき、転送速度はクロ
ツク５−７のCTX（Clock Transimitter）の周
波数により決まる。このデータ通信は後述するデ
ータ通信用プログラムによつて行なわれる。

さらに、群管理制御の処理プログラムや入力デ
ータプログラム等のプログラムはROM５−３の
メモリにあらかじめ書き込まれており、MPU５
−５の電源が投入されると順次読み出され、その
プログラムに沿つて処理されていく。

なお、このROM５−３の中に書き込まれてい
る群管理制御の処理プログラムを、マイクロコン
ピユータ５〜７ごとに別々の機能とし、群管理制
御の機能分散を行なう。

例えばマイクロコンピユータ５では、群管理制
御の最も基礎となるホール呼び割当て処理、即ち
ホール呼びをサービスするに最適なエレベーター
を選択して割当てる処理を行なう。

マイクロコンピユータ６では、前記ホール呼び
割当て処理の性能を高める予測演算、即ちホール
呼びに対してエレベーターが何秒でサービスでき
るかなどの各種の予測データを演算処理する。

さらに、マイクロコンピユータ７などでは、か
ご内の満員発生状態を予測してエレベーターをサ
ービスから除外するか否かを判断する満員処理、
ホール呼びに対してサービスエレベーターがあと
何秒で到着するかを表示する待ち時間表示処理、
ホール呼びのサービス状態を監視して長待ち呼び
に対して優先的にサービスさせる長待ち呼び処
理、特定階が混雑すると予測される場合に複数台
のエレベーターにホール呼びを割当てる特定階集
中サービス処理、エレベーターのサービス状態を
検出してそのサービス状態に応じた必要台数を指
令する省電力運転処理などを行なう。

一方、入力信号や出力信号のように常に変化し
ているデータは、読み出し、書き入れ可能な
RAM５−２に格納される。

第２図、第３図は、第１図の入出力インターフ
エース回路４の具体例である。

第２図は、入力バツフア回路４−１を示す。第
２図において、入力バツフア回路は入力信号点数
ｎだけあり、１点についてのみその回路構成を示
す。図で、R₁，R₂は抵抗、IC₁はレベル変換用IC
である。すなわち、ホール呼び、かご呼び１等の
接点信号は、IC₁で5Vの電圧レベルに変換され
る。

第３図は、出力バツフア回路４−２の具体例
で、SCRはサイリスタ、IC₂はSCRのゲートトリ
ガー用IC、Ｄはダイオードである。PIAより出力
された電圧レベル信号は、出力バツフア回路でラ
ンプやリレーを駆動できるまで信号を増幅し出力
している。ここで、出力バツフア回路にサイリス
タSCRを用いるとすれば、電源電圧P₂は交流の
全波整流波形であることが必要である。これは、
サイリスタのゲート信号がないとき全波整流電圧
の０のところで、サイリスタSCRをターンオフ
さるためである。

第４図は第１図のウオツチドツグタイマー回路
３の具体例である。回路ａ〜ｃは同一で、それぞ
れマイクロコンピユータ５〜７用の回路である。
ここで、 P₁，P₂：電源 R₃〜R₅：抵抗 Ｔ_r1，Ｔ_r2：トランジスタ Ｃ：コンデンサ ZD：ツエナーダイオード である。

今、定期的にPIA入力信号が“１”となると、
その時にトランジスタＴ_r1はONし、コンデンサ
Ｃは放電される。従つて、もし抵抗R₄、コンデ
ンサＣ、ツエナーダイオードZDによつて決まる
トランジスタＴ_r2ONのための時定数（例えば５
秒）よりPIA入力信号が“１”となる周期が十分
早ければ、トランジスタＴ_r2はONすることな
く、そのPIA出力信号は“１”となつている（即
ちマイクロコンピユータは正常動作中であること
を表わす。）。しかし、マイクロコンピユータが故
障したりすると、PIA入力信号は“１”とならな
いため、上記時定数経過の途中でトランジスタＴ
_r2がONし、PIA出力信号は“０”となる。

以上、本発明のハードウエア構成を第１図ない
し第４図を用いて説明してきたが、次にソフトウ
エア、すなわち、プログラムについて説明を行な
つていく。

プログラム説明を行なうまえに、理解を容易に
するため、第５図ないし第１２図に入出力データ
のテーブル構成を示しておく。

また、以下の説明を容易にするため、ビル階床
数は８階床、エレベーター台数は２台とする。

第５図は１、２号機のかご呼び信号CAG１，
CAG２で、下位ビツトから、１階〜８階とす
る。

第６図は上昇および下降ホール呼び信号
UHAL，DHALで、下位ビツトより１階〜８階と
する。

第７図は１、２号機運転方向信号DiR１，DiR
２で、０ビツト目が上昇運転、１ビツト目が下降
運転とする。

第８図は１、２号機かご位置信号POS１，POS
２で、下位ビツトから１階〜８階とする。

第９図はマイクロコンピユータ７から伝送され
るサービス除外信号EXCEで、０ビツト目を１号
機、１ビツト目を２号機とする。

第１０図はウオツチドツグタイマー回路３より
入力されるマイクロコンピユータが正常にランし
ているか否かを表わす信号RUNで、０ビツト目
〜２ビツト目をマイクロコンピユータ５〜７とす
る。

第１１図は１、２号機の上昇あるいは下降の割
当てホール呼び信号UHAL１，DHAL２で、下位
ビツトから１階〜８階とする。この信号はマイク
ロコンピユータ５より出力される。

第１２図はマイクロコンピユータ５が定期的に
ランしていることをウオツチドツグタイマー回路
３に出力するための信号RUNXで、０ビツト目は
常に“１”となつている。

以上のテーブル構成において、各信号のビツト
に１が立つているとき、その信号は存在すること
を示し、０のときは、その信号がないことを示し
ているものとする。

第１３図、第１４図にマイクロコンピユータ５
のソフトウエア、すなわち、プログラムを示す。

プログラムには、次のようなものがある。

(1) イニシヤライズプログラム（PGM６）；こ
のプログラムは、RAM領域の零クリアや、入
出力インターフエースアダプターであるPIAや
ACIAの初期値設定を行ない、電源投入時１回
のみ起動される。

(2) データ入力プログラム（PGM１）；このプ
ログラムは、かご呼び信号CAG１，CAG２や
ホール呼び信号UHAL，DHALなどをRAM領
域の所定のアドバイスによみこむプログラムで
ある。

(3) ホール呼び割当てプログラム（PGM２）；
このプログラムは、ホール呼びをサービスする
に最適なエレベーターを選択して割当てる群管
理制御の処理を行なう（なお、他の群管理制御
の処理は、第１図のマイクロコン６，７に分散
処理される。）。

(4) データ出力プログラム（PGM３）；このプ
ログラムは、割当てホール呼び信号UHAL１，
DHAL２などを出力インターフエース回路に出
力するプログラムである。

(5) データ受信プログラム（PGM４）；このプ
ログラムは、他のマイクロコンピユータより割
込み起動され、例えば他のマイクロコンピユー
タからのサービス除外信号EXCEを所定の記憶
アドレスへ格納するためのプログラムである。

さて、第１３図において、マイクロコンピユー
タの電源が投入されると、イニシヤライズプログ
ラム（PGM６）が起動され、次にデータ入力プ
ログラム（PGM１）、ホール呼び割当てプログラ
ム（PGM２）、データ出力プログラム（PGM３）
と順次起動され、次にデータ入力プログラム
（PGM１）へとジヤンプし、以後、マイクロコン
ピユータが停止するまでサイクリツクに処理され
ている。

一方、第１４図は、割込みにより起動されるデ
ータ受信プログラムで、これは、第１３図のプロ
グラムの処理が行なわれている途中で割込みが入
ると、第１３図の処理は中断され、このデータ受
信プログラムが起動されるものである。そして。
このデータ受信プログラムの処理が終了すると、
さきほど第１３図のプログラムで処理を中断して
いた個所から、再び処理が続行される。

以下、各プログラムを説明する。

第１５図はデータ入力プログラムPGM１の処
理フローである。ステツプ１０１−１でPIA₁の
アドレスを指定し、ステツプ１０２−１でPIA₁
の１ポートのデータを所定のメモリに格納する。
ステツプ１０１−２，１０２−２でも同様に
PIA₂のアドレスを指定し、Ａポートのデータを
所定のメモリに格納する。これらを順次行なうこ
とにより所定のメモリ内に前記かご呼び信号
CAG１，CAG２、ホール呼び信号UHAL，
DHAL、かご運転方向かごDiR１，DiR２、かご
位置信号POS１，POS２、マイクロコンピユータ
の正常ラン信号RUNが格納される。

第１６図ａ〜ｃはホール呼び割当てプログラム
PGM２の処理フローである。ここでは、発生し
たホール呼びに対して各エレベーターの待ち時間
を計算し（停止予想数と階床数により時間換算す
る）、これが最小なエレベーターに割当てる。

図において、ブロツクＢ１はホール呼びが登録
されているか否かを判断し、もし登録されていた
らブロツクＢ２に、登録されていなかつたらその
割当てホール呼びの所定ビツトを全エレベーター
ともゼロクリアする。

ブロツクＢ２では既にそのホール呼びが割当て
済みか否かを判断している。もし、割当て済みで
あれば、既発生済みホール呼びとしてＣにジヤン
プし、割当て済みでなかつたら新らたに発生した
ホール呼びとしてブロツクＢ３に進む。

ブロツクＢ３ではそのホール呼びに対する各エ
レベーターの待ち時間を計算しブロツクＢ４に進
む。待ち時間はエレベーターとホール呼びまでの
階床数Ｆとその間の停止予想数（割当てホール呼
びとかご呼びによる）Ｓによりα×Ｓ＋β×Ｆ
（α：１回停止に要する時間、β：１階床走行に
要する時間、例えばα＝８秒、β＝２秒）の計算
式による。

ブロツクＢ４ではそのホール呼びをサービス可
能なエレベーターの内で前記待ち時間が最小なエ
レベーターを選択し、ブロツクＢ５に進む。ブロ
ツクＢ５では前記ブロツクＢ４にて選択されたエ
レベーターをそのホール呼びをサービスするに最
適なエレベーターとして割当てる。

以上のようにブロツクＢ１〜Ｂ５の処理を全ホ
ール呼びについて行なう。このホール呼び割当て
信号を後述の如く各エレベーターの制御装置に出
力すると、公知の如くエレベーターは割当てられ
たホール呼びに応じて走行し、サービスするよう
になる。

なお、ブロツクＢ４内のブロツクＢ６は他のマ
イクロコンピユータ、例えば７の出力情報にもと
づく処理例である。マイクロコンピユータ７が正
常にラン中は信号RUNの所定ビツトは前述の如
く“１”となつているため、ステツプ２２０より
ステツプ２３０に進み、ここで、サービス除外か
ごの判定を行なう。しかし、サービス除外信号
EXCEを出力しているマイクロコンピユータ７が
ダウンした時は、信号RUNの所定ビツトは
“０”となるため、ステツプ２３０には進まず、
ステツプ２２０よりステツプ２４０にジヤンプす
る。即ち、ダウンしているマイクロコンピユータ
７の情報は使用しない構成（即ち、ダウンしたマ
イクロコンピユータ７を見掛上切離す）によつ
て、全体的な機能は若干低下するがシステム全体
のダウンを防いでいる。

また、マイクロコンピユータ７がダウンしたこ
とは、第１図のウオツチドツグタイマー回路３や
出力バツフア回路４−２を通して外部器機に伝え
られる構成となつているため、外部器機でもダウ
ンしたマイクロコンピユータ７と信号的に切離し
たり、故障表示できることは言うまでもない。

第１７図は、データ出力プログラムPGM３の
処理フローを示すものである。データ出力は第１
１図に示すホール呼び割当て信号UHAL１，
DHAL２を群管理制御装置２の外の各エレベータ
ーの制御装置１に伝送したり、マイクロコンピユ
ータ５がランしていることをウオツチドツグタイ
マー回路３に信号RUNXを伝送するためのPIAに
よる並列出力と、群管理制御装置２の他のマイク
ロコンピユータ６，７に伝送するためのACIAに
よる直列出力がある。

さて、第１７図の各ステツプを以下に説明す
る。

まず、ホール呼び割当て信号UHAL１：DHAL
２をステツプ３０１−１，３０２−１〜３０１−
４，３０２−４により、また信号RUNXはステツ
プ３０１−５，３０２−５により出力する。
PIA₁のアドレスをステツプ３０１−１により指
定し、ステツプ３０２−１より出力データ、すな
わち、ホール呼び割当て信号UHAL１のデーにセ
ツトする。次にステツプ３０４，３０５では、送
信可能かどうかを判定するもので、ACIAのステ
ータスレジスタのTDRE（Transmitter Data
Register Empty）のビツトが１か０かにより判
定する。もしそのビツトが１であれば、ステツプ
３０６へ、０であればステツプ３０４へジヤンプ
し、TDREビツトが１になるまでくりかえす。ス
テツプ３０５で送信状態が良ければ（TDREが
１）、ステツプ３０６で送信データをアキユムレ
ータにロードし、ステツプ３０７で、ACIAの送
信レジスタ（TXDR；Transmitter Data
Register）にアキユムレータの内容を出力する。
そうすると、ACIAの内部で、並列−直列変換を
行ない、前述の第１図に示すACIA５−５のTXD
端子から他のマイクロコンピユータシステムの
RXD端子へとデータが送信されることになる。

次に、ステツプ３０８ではインデツクスレジス
タIXを１だけ減じ、ステツプ３０９へと処理が
移る。ステツプ３０９では送信データ数Ｎ_xがす
べて送信終了したかどうか判定するもので、イン
デツクスレジスタが０で終了、それ以外ではステ
ツプ３０４へとジヤンプし、前述の動作を行な
う。

第１８図は、データ受信プログラムPGM４の
処理フローで、このプログラムは割込みにより起
動される。すなわち、他のマイクロコンピユータ
システムより、直列データが送信されてきたとき
に、自己のマイクロコンピユータに割込みがかか
り、今まで処理していたプログラムの処理を一時
中断し、このデータ受信プログラムPGM４が起
動される。

以下、各ステツプを説明する。前述の第１７図
でも述べたように、受信データは一般に複数バイ
トあるので、第１８図でもインデツクス修飾によ
るループ処理を行なう。まず、ステツプ４０１で
は、受信データバイト数Ｎ_Rをインデツクスレジ
スタにセツトし、ステツプ４０２，４０３で受信
可能かどうかを判定する。これは、ACIAステー
タスレジスタのRDRF（Receive Data Register
Full）のビツトが１か０かにより判定する。も
し、そのビツトが１であれば、受信可能でステツ
プ４０４へジヤンプし、０であればステツプ４０
２へジヤンプし、RDRFが１になるまでくりかえ
す。ステツプ４０３で受信状態が良ければ、ステ
ツプ４０４において、ACIAの受信レジスタ
（RXAR；Receive Data Register）の内容をアキ
ユムレータにロードし、ステツプ４０５でそのア
キユムレータの内容を所定のメモリに格納する。
ステツプ４０６，４０７はすべての受信データを
とり入れたかどうかを判定するものであつて、も
し、受信データが残つていれば、ステツプ４０２
へジヤンプし、前述の処理を行なう。

さて、ここではマイクロコンピユータ５が受信
するデータは、第９図で示すマイクロコンピユー
タ７からのサービス除外信号EXCEのみとしたの
で、第１８図の受信データバイト数Ｎ_Rは１とな
る。

第１９図は、イニシヤライズプログラムPGM
６の処理フローを示すものである。ステツプ５１
では、RAM領域の零クリアを行ない、ステツプ
５２では、PIA₁，PIA₂のレジスタに初期値を設
定する。これは、PIAのＡポートを入力モード
に、Ｂポートを出力モードに切換えるためのもの
である。次に、ステツプ５３はACIAのレジスタ
に初期値を設定するもので、これは、ACIAの転
送モードを設定する。

本実施例によれば、複数個のマイクロコンピユ
ータで機能分担しているので、安価ではあるが処
理速度などで問題のあつたマイクロコンピユータ
によつても高度な機能を持つ群管理制御が可能と
なる。当然、従来のミニコンピユータを使用した
装置より安価となる。また、一部マイクロコンピ
ユータが故障しても、群管理制御装置全体のダウ
ンとならず、一部機能ダウンにとどまるなど、信
頼性の高いシステムとなる。さらに、群管理制御
の機能がマイクロコンピユータごとに分散してい
るため、例えばホール呼び割当て処理を行なうマ
イクロコンピユータのみから構成したベーシツク
システムや、さらに他の機能を持つマイクロコン
ピユータを付加して成る高級システムの如く、標
準化が可能な利点も大きい。

以下説明したように、本発明によれば、安価な
装置で、高度な機能を持つ群管理制御となり、ま
た、ベーシツクなシステムから高級システムまで
を標準化できる利点もある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る群管理制御装
置のハードウエア構成を示すブロツク図、第２図
ないし第４図は第１図内の具体的な回路構成を示
す要部詳細結線図、第５図ないし第１２図は第１
図に示した群管理制御装置の入出力テーブルの構
成を示す説明図、第１３図ないし第１９図は第１
図に示した群管理制御装置の処理プログラムを示
すフローチヤートである。 １−１……群管理制御装置への入力となるリレ
ー接点など、１−２……出力信号によつて駆動さ
れるリレーコイルやランプなどの器機、２……群
管理制御装置、３……ウオツチドツグタイマー回
路、４……入出力インターフエース回路、５〜７
……マイクロコンピユータ。

Claims (1)

1. 【特許請求の範囲】 １ 複数台のエレベーターに対する群管理制御
   を、ホール呼びが発生したときにその呼びを上記
   複数台のエレベーターの内の任意の１台に割当て
   るホール呼び割当て制御手段と、かご内の満員発
   生状態を予測してそのエレベーターを割当てから
   除外するための信号を作成する満員処理制御手
   段、及びホール呼びに対する割当て状態を監視し
   て長待ち呼びに対して優先的に割当てを行なう長
   待ち呼び処理制御手段、それに特定階が混雑する
   と予測された場合に複数台のエレベーターに特定
   階のホール呼びを割当てる特定階集中割当て処理
   制御手段の少くとも１つを含む上記ホール呼び割
   当て制御手段以外の制御手段とに分け、上記ホー
   ル呼び割当て制御手段が、該ホール呼び割当て制
   御手段以外の制御手段の出力情報にもとづいて呼
   び割当てを行なうようにしたエレベーター群管理
   制御装置において、上記ホール呼び割当て制御手
   段とこれ以外の制御手段との間でのデータ通信を
   行なう通信制御手段と、上記ホール呼び割当て制
   御手段以外の制御手段の動作を監視して異常時に
   故障信号を発生する監視手段とを設け、上記ホー
   ル呼び割当て制御手段以外の制御手段のうちの少
   くとも１つに異常が発生したときには、異常が発
   生した制御手段による出力情報の上記ホール呼び
   割当て制御手段への伝達を遮断し、正常な制御手
   段からの出力情報だけにより上記ホール呼び割当
   て制御手段による呼び割当て制御が行なわれるよ
   うに構成したことを特徴とするエレベーター群管
   理制御装置。 ２ 特許請求の範囲第１項において、上記監視手
   段がウオツチドツグタイマー回路で構成されてい
   ることを特徴とするエレベーター群管理制御装
   置。 ３ 特許請求の範囲第１項において、上記監視手
   段による故障信号が故障表示にも使用されるよう
   に構成されていることを特徴とするエレベーター
   群管理制御装置。