JPS6149711B2 - - Google Patents
Info
- Publication number
- JPS6149711B2 JPS6149711B2 JP54070334A JP7033479A JPS6149711B2 JP S6149711 B2 JPS6149711 B2 JP S6149711B2 JP 54070334 A JP54070334 A JP 54070334A JP 7033479 A JP7033479 A JP 7033479A JP S6149711 B2 JPS6149711 B2 JP S6149711B2
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- address
- processing
- bus
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 14
- 230000010365 information processing Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 2
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は共通バスを用いてデータ通信を行なう
情報処理装置に関する。
情報処理装置に関する。
近年、複数処理装置に負荷あるいは機能を分散
し、複数処理装置間のデータの送受を共通バスを
用いて行なうシステム構成が多く採られている。
ところが、このようなシステムに於ては、システ
ムの信頼性上共通バスを二重化するとともに処理
装置を二重化して同期運転又は待機予備運転で用
いることが多く、この場合に運送要求装置は二重
化されている処理装置のどちらが主処理装置かを
知つて転送を行なわなければならないなど常に相
手側処理装置の状態を把握して転送を行なう必要
があつた。
し、複数処理装置間のデータの送受を共通バスを
用いて行なうシステム構成が多く採られている。
ところが、このようなシステムに於ては、システ
ムの信頼性上共通バスを二重化するとともに処理
装置を二重化して同期運転又は待機予備運転で用
いることが多く、この場合に運送要求装置は二重
化されている処理装置のどちらが主処理装置かを
知つて転送を行なわなければならないなど常に相
手側処理装置の状態を把握して転送を行なう必要
があつた。
本発明の目的は共通バスに主／従の関係のある
複数対の二重化されている処理装置が接続され、
共通バスを使用して転送を行なう場合に二重化さ
れている処理装置が同期運転又は待機予備運転時
に主処理装置はバス上に送出される転送要求アド
レスのうち自処理装置アドレス及び従処理装置ア
ドレスを自処理装置アドレスと判断して転送を実
行し、従処理装置は自処理装置アドレスを検出し
ても転送を行なわないようにすることにより転送
先処理装置が同期運転時又は待機予備運転時に転
送要求側処理装置は転送相手処理装置の状態を知
ることなく転送を行なうことを可能とする情報処
理装置を提供することにある。
複数対の二重化されている処理装置が接続され、
共通バスを使用して転送を行なう場合に二重化さ
れている処理装置が同期運転又は待機予備運転時
に主処理装置はバス上に送出される転送要求アド
レスのうち自処理装置アドレス及び従処理装置ア
ドレスを自処理装置アドレスと判断して転送を実
行し、従処理装置は自処理装置アドレスを検出し
ても転送を行なわないようにすることにより転送
先処理装置が同期運転時又は待機予備運転時に転
送要求側処理装置は転送相手処理装置の状態を知
ることなく転送を行なうことを可能とする情報処
理装置を提供することにある。
本発明によれば、処理装置に自処理装置アドレ
スの比較検出回路及び二重化時の対になる装置の
処理装置アドレスの比較検出回路を持たせること
で主処理装置は同期運転時又は待機予備運転時に
バス上に送出される処理装置アドレスのうち自処
理装置アドレスと従処理装置アドレスを自処理装
置アドレスとみなすことが可能となり、転送要求
側処理装置は転送相手側処理装置のどちらが主処
理装置であるかと知ることなく転送を行なわせる
ことができる情報処理装置が得られる。
スの比較検出回路及び二重化時の対になる装置の
処理装置アドレスの比較検出回路を持たせること
で主処理装置は同期運転時又は待機予備運転時に
バス上に送出される処理装置アドレスのうち自処
理装置アドレスと従処理装置アドレスを自処理装
置アドレスとみなすことが可能となり、転送要求
側処理装置は転送相手側処理装置のどちらが主処
理装置であるかと知ることなく転送を行なわせる
ことができる情報処理装置が得られる。
次に図面を参照して詳細に説明する。
先ず、本発明の対象となる情報処理システムは
第１図に示すようにバス制御装置１にはバス２が
接続され、そのバス２にバスアダプタ４11，４
12，……………４o1，４o2を介して処理装置３
11，３12，……………３o1，３o2が接続される。
第１図に示すようにバス制御装置１にはバス２が
接続され、そのバス２にバスアダプタ４11，４
12，……………４o1，４o2を介して処理装置３
11，３12，……………３o1，３o2が接続される。
次に従来の処理装置の同期運転時の一例を第２
図に示す。この図は第１図における処理装置３
11，３12を抜き出したものである。バス２のアド
レス線２ａはアドレスマツチヤー回路６１，６２
に、また制御線、データ線２ｂはゲート回路５
１，５２に入力される。また処理装置３11，３12
には主／従の関係を示し、主処理装置時に｀1′に
なるフリツプフロツプ７１，７２および同期運転
を示し、同期運転時に｀1′になるフリツプフロツ
プ８１，８２が設けられる。さらにこの例では処
理装置３11の処理装置アドレスA0〜A3を0000
(B)、処理装置３12の処理装置アドレスA0〜A3を
0001(B)とし、処理装置３11，３12は同期運転をし
ているものとし、同期運転時には常に主処理装置
のバスアダプタからデータを取り込み両処理装置
へ送るものとする。
図に示す。この図は第１図における処理装置３
11，３12を抜き出したものである。バス２のアド
レス線２ａはアドレスマツチヤー回路６１，６２
に、また制御線、データ線２ｂはゲート回路５
１，５２に入力される。また処理装置３11，３12
には主／従の関係を示し、主処理装置時に｀1′に
なるフリツプフロツプ７１，７２および同期運転
を示し、同期運転時に｀1′になるフリツプフロツ
プ８１，８２が設けられる。さらにこの例では処
理装置３11の処理装置アドレスA0〜A3を0000
(B)、処理装置３12の処理装置アドレスA0〜A3を
0001(B)とし、処理装置３11，３12は同期運転をし
ているものとし、同期運転時には常に主処理装置
のバスアダプタからデータを取り込み両処理装置
へ送るものとする。
今処理装置３11が主処理装置、３12が従処理装
置とし他の処理装置からバス２を介して処理装置
３11に転送要求があつたとする。バス2a上に転送
処理装置アドレス0000(B)が送られてくるとアドレ
スマツチヤ回路６１が働きゲート５１が開き転送
可能となる。この時に処理装置３11と３12の状態
が変わり処理装置３12が主処理装置になつたとす
ると処理装置アドレス0000(B)がバス2a上に送られ
てきてもアドレスマツチヤ回路６２が動作せず転
送が出来なくなるので転送要求側処理装置は転送
処理装置アドレス0001(B)で再度転送要求を行なう
ことになる。
置とし他の処理装置からバス２を介して処理装置
３11に転送要求があつたとする。バス2a上に転送
処理装置アドレス0000(B)が送られてくるとアドレ
スマツチヤ回路６１が働きゲート５１が開き転送
可能となる。この時に処理装置３11と３12の状態
が変わり処理装置３12が主処理装置になつたとす
ると処理装置アドレス0000(B)がバス2a上に送られ
てきてもアドレスマツチヤ回路６２が動作せず転
送が出来なくなるので転送要求側処理装置は転送
処理装置アドレス0001(B)で再度転送要求を行なう
ことになる。
第３図は上記欠点を解決した本発明における同
期運転時の一実施例を処理装置３11，３12にて説
明するブロツク図である。ここで６1a，６2aは対
になる相手処理装置アドレスのマツチヤー回路６
1b，６2bは自処理装置アドレスのマツチヤー回路
とする。また、処理装置３11の処理装置アドレス
Ａ０〜Ａ３を0000(B)処理装置３12の処理装置アド
レスＡ０〜Ａ３を0001(B)とし、処理装置３11，３
12は同期運転をしているものとし、処理装置は同
期運転時には常に主処理装置のバスアダプタから
データを取込み両処理装置へデータを送るものと
する。
期運転時の一実施例を処理装置３11，３12にて説
明するブロツク図である。ここで６1a，６2aは対
になる相手処理装置アドレスのマツチヤー回路６
1b，６2bは自処理装置アドレスのマツチヤー回路
とする。また、処理装置３11の処理装置アドレス
Ａ０〜Ａ３を0000(B)処理装置３12の処理装置アド
レスＡ０〜Ａ３を0001(B)とし、処理装置３11，３
12は同期運転をしているものとし、処理装置は同
期運転時には常に主処理装置のバスアダプタから
データを取込み両処理装置へデータを送るものと
する。
今処理装置３11が主処理装置３12が従処理装置
とし他の処理装置からバス２を介して処理装置３
11に転送要求があつたとすると、転送処理装置ア
ドレス0000(B)がバス２ａ上に送られてくる。この
時アドレスマツチヤ回路６1bが働きゲート５１が
開き転送可能となる。この時に処理装置３11と３
12の状態が変わり処理装置３12が主処理装置にな
つたとするとバス２ａ上に送られてくる処理装置
アドレス0000(B)でアドレスマツチヤー回路６2aが
働きゲート５２が開き転送を行なうことができ
る。
とし他の処理装置からバス２を介して処理装置３
11に転送要求があつたとすると、転送処理装置ア
ドレス0000(B)がバス２ａ上に送られてくる。この
時アドレスマツチヤ回路６1bが働きゲート５１が
開き転送可能となる。この時に処理装置３11と３
12の状態が変わり処理装置３12が主処理装置にな
つたとするとバス２ａ上に送られてくる処理装置
アドレス0000(B)でアドレスマツチヤー回路６2aが
働きゲート５２が開き転送を行なうことができ
る。
本発明は以上説明したように、主従関係のある
二重化された複数組の処理装置間を連結する共通
バスを用いてデータの転送を行なう場合に、処理
装置に自処理装置アドレスと比較検出する手段及
び二重化の対になつている相手処理装置の処理装
置アドレスを比較検出する手段を持たせることで
同期運転時、又は待機予備運転時に主処理装置は
バス上に送られてくる転送要求処理装置アドレス
のうち自処理装置アドレス及び従処理装置アドレ
スを自処理装置アドレスと判断して転送を実行す
ることによつて転送要求側処理装置は転送先処理
装置のどちらが主処理装置かを知ることなしに転
送を行なうことを可能となる。
二重化された複数組の処理装置間を連結する共通
バスを用いてデータの転送を行なう場合に、処理
装置に自処理装置アドレスと比較検出する手段及
び二重化の対になつている相手処理装置の処理装
置アドレスを比較検出する手段を持たせることで
同期運転時、又は待機予備運転時に主処理装置は
バス上に送られてくる転送要求処理装置アドレス
のうち自処理装置アドレス及び従処理装置アドレ
スを自処理装置アドレスと判断して転送を実行す
ることによつて転送要求側処理装置は転送先処理
装置のどちらが主処理装置かを知ることなしに転
送を行なうことを可能となる。
第１図は本発明の対象するシステム構成図の一
例を示すブロツク図、第２図は従来の処理装置の
一例を示すブロツク図、第３図は本発明による処
理装置の一例を示すブロツク図である。 １：バス制御回路、２：バス、２ａ：アドレス
線、２ｂ：バス情報線、制御線、３11，３12，…
…………３o1，３o2：処理装置、４11，４12，…
…………４o1，４o2：バスアダプター、５１，５
２：ゲート回路、６1a，６2a，６1b，６2b：アドレ
スマツチヤー回路、７１，７２：主／従表示フリ
ツプフロツプ、８１，８２：同期運転表示フリツ
プフロツプ。
例を示すブロツク図、第２図は従来の処理装置の
一例を示すブロツク図、第３図は本発明による処
理装置の一例を示すブロツク図である。 １：バス制御回路、２：バス、２ａ：アドレス
線、２ｂ：バス情報線、制御線、３11，３12，…
…………３o1，３o2：処理装置、４11，４12，…
…………４o1，４o2：バスアダプター、５１，５
２：ゲート回路、６1a，６2a，６1b，６2b：アドレ
スマツチヤー回路、７１，７２：主／従表示フリ
ツプフロツプ、８１，８２：同期運転表示フリツ
プフロツプ。
Claims (1)
- １ それぞれ主及び従の関係に設定できる二重化
された複数組の処理装置と、該処理装置間を連結
する共通バスを備え、前記二重化された処理装置
が分離運転モード、同期運転モード、待機予備運
転モードで動作できる情報処理システムにおい
て、前記処理装置は処理装置個々がそれぞれ個別
の処理装置アドレスを設定する手段を持ち、共通
バスに接続されている他処理装置の転送要求時に
バス上に送出されてくる処理装置アドレスと自処
理装置アドレスとを比較検出する手段とともに対
になる相手処理装置の処理装置アドレスとも比較
検出する手段と、運転モードを読む手段を有する
ことにより主処理装置は同期運転モード及び待機
予備運転モード時に共通バス上に送出されてくる
処理装置アドレスのうち自処理装置アドレス時、
従処理装置アドレス時の両方に対して応答し情報
の送受を行なうことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7033479A JPS55162169A (en) | 1979-06-05 | 1979-06-05 | Information processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7033479A JPS55162169A (en) | 1979-06-05 | 1979-06-05 | Information processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55162169A JPS55162169A (en) | 1980-12-17 |
| JPS6149711B2 true JPS6149711B2 (ja) | 1986-10-30 |
Family
ID=13428412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7033479A Granted JPS55162169A (en) | 1979-06-05 | 1979-06-05 | Information processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55162169A (ja) |
-
1979
- 1979-06-05 JP JP7033479A patent/JPS55162169A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55162169A (en) | 1980-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5758157A (en) | Method and system for providing service processor capability in a data processing by transmitting service processor requests between processing complexes | |
| US6553465B1 (en) | Multiprocessor system with distributed shared memory having hot plug function for main memories | |
| JPS6149711B2 (ja) | ||
| US4639860A (en) | Wrap-around logic for interprocessor communications | |
| JPS6048787B2 (ja) | 情報処理装置 | |
| JPS628832B2 (ja) | ||
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JP2731295B2 (ja) | Ｌａｎシステム | |
| JP2003006011A (ja) | ジャーナルマージ引継ぎ方法 | |
| JPH0427239A (ja) | Ｌａｎ接続装置の制御方法 | |
| JP2869971B2 (ja) | 障害検出装置 | |
| JPS638500B2 (ja) | ||
| JPH11259324A (ja) | 主記憶装置複写方式 | |
| JPS62103756A (ja) | 複合計算機システム | |
| JPH11259325A (ja) | 二重化システム及び二重化システムにおける情報処理方法 | |
| JPH05113898A (ja) | 多重系計算機装置 | |
| JPH07253856A (ja) | ディスクレス二重化制御装置 | |
| JPS5998235A (ja) | 入出力制御装置 | |
| JPS6020778B2 (ja) | 複合計算機装置 | |
| JPS62179044A (ja) | 複合計算機システム | |
| JPS62103755A (ja) | 複合計算機システム | |
| JPS5923677B2 (ja) | 交換処理装置の二重化方式 | |
| JPH0651910A (ja) | 二重化バス装置 | |
| JPS60220639A (ja) | シリアルバス通信装置 | |
| JPH04112259A (ja) | マルチプロセッサシステムの障害復旧方式 |