JPS6153754A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPS6153754A JPS6153754A JP59175476A JP17547684A JPS6153754A JP S6153754 A JPS6153754 A JP S6153754A JP 59175476 A JP59175476 A JP 59175476A JP 17547684 A JP17547684 A JP 17547684A JP S6153754 A JPS6153754 A JP S6153754A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- electrode
- hybrid integrated
- circuit device
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
Landscapes
- Electronic Switches (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、長方形の集積化された半導体装ｉｔ略等間隔
で基板上に複数個並置する混成集積回路装置に関するも
のであシ、特に半導体装置を駆動するために設けられた
混成集積回路装置の外部導出用端子数を大きく減少させ
た混成集積回路装置に関するものである。
で基板上に複数個並置する混成集積回路装置に関するも
のであシ、特に半導体装置を駆動するために設けられた
混成集積回路装置の外部導出用端子数を大きく減少させ
た混成集積回路装置に関するものである。
（従来技術）
従来、この種の混成集積回路装置としては、例えば特願
昭５９−５７９２２に記載されているサーマルヘッドや
密着センナ等の例がある。このような混成集積回路装置
においては、長片の両級に略等間隔で形成された少なく
とも２列の電極端子群を有する同一機能の半導体装置が
複数個基板上に搭載される。これら複数の電極端子群の
大部分は、相対応して基板上に設けられしかも基板上に
直線状に並べられた発熱抵抗体列や受光列とも接続され
る個別導電体の電極と電気的に接続される。電極端子群
の残シは、半導体装置の駆動用電極として半導体装置毎
に基板上の電極に接続され、しかも各々の電極は混成集
積回路装置の外部導出用端子へ半導体装置毎に引き出さ
れる。
昭５９−５７９２２に記載されているサーマルヘッドや
密着センナ等の例がある。このような混成集積回路装置
においては、長片の両級に略等間隔で形成された少なく
とも２列の電極端子群を有する同一機能の半導体装置が
複数個基板上に搭載される。これら複数の電極端子群の
大部分は、相対応して基板上に設けられしかも基板上に
直線状に並べられた発熱抵抗体列や受光列とも接続され
る個別導電体の電極と電気的に接続される。電極端子群
の残シは、半導体装置の駆動用電極として半導体装置毎
に基板上の電極に接続され、しかも各々の電極は混成集
積回路装置の外部導出用端子へ半導体装置毎に引き出さ
れる。
例えば第２図に示すような、解像度が１６本／朋の発熱
抵抗体列を有ししかも実質的に単層導体配線化された８
４版のサーマルヘッドを混成集積、 回路装置として例
にとると、この装置は６４個の発熱抵抗体を同時に駆動
で１きる半導体装置（Ａ〜Ｄ）を搭載し、その半導体装
置は各々クロック周波数、電源、接地電源、ストロブ、
イネーブルの５つの駆動用電極（２〜６）及び１対の記
録電流接地電極（１，１’）によって、駆動されるもの
とする。この場合には、混成集積回路装置は２５６罰長
の発熱抵抗体列に形成された１６本／龍の発熱抵抗体に
よって制限を受けて、合計２５６Ｘ１６÷６４＝６４（
ＩＭの同一機能の半導体装置（Ａ −Ｄ ）を具備する
ことになる。従って混成集、ｆａｔ回路装置は少なくと
も合計６４Ｘ６＋１ ＝３８５ 個の外部導出用端子（
２１〜２６）を具備し、半導体装置間間諒は記録電流を
接地するための端子２１によって各々分離形成される。
抵抗体列を有ししかも実質的に単層導体配線化された８
４版のサーマルヘッドを混成集積、 回路装置として例
にとると、この装置は６４個の発熱抵抗体を同時に駆動
で１きる半導体装置（Ａ〜Ｄ）を搭載し、その半導体装
置は各々クロック周波数、電源、接地電源、ストロブ、
イネーブルの５つの駆動用電極（２〜６）及び１対の記
録電流接地電極（１，１’）によって、駆動されるもの
とする。この場合には、混成集積回路装置は２５６罰長
の発熱抵抗体列に形成された１６本／龍の発熱抵抗体に
よって制限を受けて、合計２５６Ｘ１６÷６４＝６４（
ＩＭの同一機能の半導体装置（Ａ −Ｄ ）を具備する
ことになる。従って混成集、ｆａｔ回路装置は少なくと
も合計６４Ｘ６＋１ ＝３８５ 個の外部導出用端子（
２１〜２６）を具備し、半導体装置間間諒は記録電流を
接地するための端子２１によって各々分離形成される。
また上記半導体装置は４．０前のピッチで基板上に並置
される。それ故に例えば、外部導出用端子は均等ｒ＆８
１隔で基板上に配置きれしかも端子間間隔は０．３門程
度が実用上適当な値であると仮定すると、端子のピッチ
は４ｆｍ÷６−０．６６７關となり、また端子の導体幅
は各々０．３３７韻となるものでおった。
される。それ故に例えば、外部導出用端子は均等ｒ＆８
１隔で基板上に配置きれしかも端子間間隔は０．３門程
度が実用上適当な値であると仮定すると、端子のピッチ
は４ｆｍ÷６−０．６６７關となり、また端子の導体幅
は各々０．３３７韻となるものでおった。
しかしながらこのような混成集積回路装置においては、
外部導出用端子が狭い導体幅で多数本基板上に並置され
ているために導体抵抗が高く、また例えば導出用端子と
フレキシブル・ケーブル等上の導体とが圧接等によりミ
気的接触が計られる場合には、実効的な導体の接触面積
が少ないために端子と導体とは接触不良を生じ、あるい
は高い接触抵抗をもつものであった。従って製造された
混成集積回路装置は信頼度や製造歩留シが低く、あるい
は高い導体抵抗や高い接触抵抗のために品質が悪くなる
ことは避けられなかったものであった。
外部導出用端子が狭い導体幅で多数本基板上に並置され
ているために導体抵抗が高く、また例えば導出用端子と
フレキシブル・ケーブル等上の導体とが圧接等によりミ
気的接触が計られる場合には、実効的な導体の接触面積
が少ないために端子と導体とは接触不良を生じ、あるい
は高い接触抵抗をもつものであった。従って製造された
混成集積回路装置は信頼度や製造歩留シが低く、あるい
は高い導体抵抗や高い接触抵抗のために品質が悪くなる
ことは避けられなかったものであった。
（発明の目的）
本発明の目的は、従って上記欠点を除去せしめた混成集
積回路装置を提供することにあシ、外部導出用端子数を
少なくシ、もっ上端子の導体面積（導体幅）を広く形成
せしめることにある。
積回路装置を提供することにあシ、外部導出用端子数を
少なくシ、もっ上端子の導体面積（導体幅）を広く形成
せしめることにある。
（発明の措成）
本発明の混成集積回路装置は、並置された多数の半導体
装置を少なくとも２個以上の半導体装置によって群に分
割し、その群内において相対応する機能の駆動用電極に
共通に接続される基板上の電極から、所望により単数本
の導電体を各群に相当する外部導出用端子部へ引き出し
たものである。
装置を少なくとも２個以上の半導体装置によって群に分
割し、その群内において相対応する機能の駆動用電極に
共通に接続される基板上の電極から、所望により単数本
の導電体を各群に相当する外部導出用端子部へ引き出し
たものである。
（実施例）
第１図は本発明の一実施例を示した図である。
図においてＡ−Ｄは混成集積回路基板上に並置された同
一機能の半導体装置を示し、ＡとＢおよびＣとＤは各々
群を形成する。また半導体装置上の電極２〜６は駆動用
電極を示し、１と１′で示す記録電流接地電極は、半導
体装置毎に外部導出用端子１）へ導電体が引き出されて
半導体装置間の間隙が分離される。図に示す各群におい
て、第１の半導体装置（Ａ、Ｃ）上の電極２から引き出
された外部導出用端子１２はまた、各半導体装置毎に分
離形成されている端子１）上を経由して瞬接する第２の
半導体装置（Ｂ 、 Ｄ）上の［極２ヘポンディング・
ワイヤ、ＴＡＢリード等によって接続される。更に、第
２の半導体装置上のＴＬ電極から引き出された外部導出
用端子１６はまた端子１）上を経由して隣接する第１の
半導体装置上の電極６ヘボンデイングｅワイヤ、ＴＡＢ
リード等によって接続される。このような接続方法を採
用することによって、ＡとＢ、あるいはＣとＤとで形成
された群においては、半導体装置の電極２および電極６
に相当する外部導出用端子数は各々単数率となる。それ
故にサーマルヘッド混成集積回路装置を例に挙げると、
必要な外部導出用端子数は合計（６Ｘ２−２）Ｘ（６４
÷２ ）＋１＝３２１本となる。
一機能の半導体装置を示し、ＡとＢおよびＣとＤは各々
群を形成する。また半導体装置上の電極２〜６は駆動用
電極を示し、１と１′で示す記録電流接地電極は、半導
体装置毎に外部導出用端子１）へ導電体が引き出されて
半導体装置間の間隙が分離される。図に示す各群におい
て、第１の半導体装置（Ａ、Ｃ）上の電極２から引き出
された外部導出用端子１２はまた、各半導体装置毎に分
離形成されている端子１）上を経由して瞬接する第２の
半導体装置（Ｂ 、 Ｄ）上の［極２ヘポンディング・
ワイヤ、ＴＡＢリード等によって接続される。更に、第
２の半導体装置上のＴＬ電極から引き出された外部導出
用端子１６はまた端子１）上を経由して隣接する第１の
半導体装置上の電極６ヘボンデイングｅワイヤ、ＴＡＢ
リード等によって接続される。このような接続方法を採
用することによって、ＡとＢ、あるいはＣとＤとで形成
された群においては、半導体装置の電極２および電極６
に相当する外部導出用端子数は各々単数率となる。それ
故にサーマルヘッド混成集積回路装置を例に挙げると、
必要な外部導出用端子数は合計（６Ｘ２−２）Ｘ（６４
÷２ ）＋１＝３２１本となる。
即ち端子間間隔を従来と同じＱ、 ３ ｍｍとすると、
端子の導体幅は（４÷５−０．３）朋＝０．５朋となシ
、従来の幅である０、３３７ｉｘよシも４８％以上も広
い導体幅とすることができる。
端子の導体幅は（４÷５−０．３）朋＝０．５朋となシ
、従来の幅である０、３３７ｉｘよシも４８％以上も広
い導体幅とすることができる。
（発明の効果）
本発明の混成集積回路装置はこのように、基板上に搭載
された多数の半導体装置を各群に分割し、半導体装置を
駆動する外部導出用端子を所望により各群において単数
率のみ形成し、もって外部導出用端子の導体幅を広く形
成させたものである。
された多数の半導体装置を各群に分割し、半導体装置を
駆動する外部導出用端子を所望により各群において単数
率のみ形成し、もって外部導出用端子の導体幅を広く形
成させたものである。
本発明の効果は特Ｋ、単層導体配線化された混成集積回
路装置において顕著な効果を呈する。即ち単層導体配線
化された混成集積回路装置においては、半導体装置を駆
動するための外部導出用端子は各半導体装置毎に装置上
の実効的機能の駆動電極数に相当する数だけ基板上に設
ける必要がある。
路装置において顕著な効果を呈する。即ち単層導体配線
化された混成集積回路装置においては、半導体装置を駆
動するための外部導出用端子は各半導体装置毎に装置上
の実効的機能の駆動電極数に相当する数だけ基板上に設
ける必要がある。
しかし本発明の混成集積回路装置においては、半導体装
置上の対象とする電極から外部導出用端子に引き出され
る導電体を各群において所望により単数本とすることが
できるので、外部導出用端子数を大幅に減少させること
ができるためである。
置上の対象とする電極から外部導出用端子に引き出され
る導電体を各群において所望により単数本とすることが
できるので、外部導出用端子数を大幅に減少させること
ができるためである。
（まとめ）
従って本発明の混成集積回路装置が上記した効果を呈す
る以上、該装置の用途及び搭載されるべき半導体装置の
数量や機能、複数の半導体装ｔを分割すべき群数、この
群内の半導体装置数、あるいは単一の半導体装置上の駆
動用電極数、上記群内において外部導出用端子を単数率
とすべき半導体装置上の電極数、更にはまた半導体装置
を基板上に搭載すべき方法や混成集積回路装置に利用さ
れる材料等は何ら制限されるべきものではないことは当
然である。また本発明は当然のことながら、異なった機
能を具備する複数程類の半導体装置を一つの群として基
板上に搭載させ、あるいは幾つかの群においては他の群
よシも半導体装置数を違えて基板上に搭載させても効果
を呈することは明らかである。更には基板上の電極と半
導体装置上の電極とを接続させる方法は、ワイヤポンテ
ィング法に限らず、ＴＡＢ法、リード線接着法界の方法
を利用することができる。また外部導出用端子に接続さ
れるべき部品は７レキシ・ケーブルのみに限らず、通常
のコネクタを牛田付けしたシ、あるいはクリノブ端子金
圧着させることができることは勿論である。
る以上、該装置の用途及び搭載されるべき半導体装置の
数量や機能、複数の半導体装ｔを分割すべき群数、この
群内の半導体装置数、あるいは単一の半導体装置上の駆
動用電極数、上記群内において外部導出用端子を単数率
とすべき半導体装置上の電極数、更にはまた半導体装置
を基板上に搭載すべき方法や混成集積回路装置に利用さ
れる材料等は何ら制限されるべきものではないことは当
然である。また本発明は当然のことながら、異なった機
能を具備する複数程類の半導体装置を一つの群として基
板上に搭載させ、あるいは幾つかの群においては他の群
よシも半導体装置数を違えて基板上に搭載させても効果
を呈することは明らかである。更には基板上の電極と半
導体装置上の電極とを接続させる方法は、ワイヤポンテ
ィング法に限らず、ＴＡＢ法、リード線接着法界の方法
を利用することができる。また外部導出用端子に接続さ
れるべき部品は７レキシ・ケーブルのみに限らず、通常
のコネクタを牛田付けしたシ、あるいはクリノブ端子金
圧着させることができることは勿論である。
また本発明の混成集積回路装置においては、第１の群に
属する半導体装置上の電極と第２の群に属する半導体装
置上の電極とを単一の導！ｕ体に接続し、結果的に単一
の群に属する外部導出用端子を単数率とすることもでき
る。
属する半導体装置上の電極と第２の群に属する半導体装
置上の電極とを単一の導！ｕ体に接続し、結果的に単一
の群に属する外部導出用端子を単数率とすることもでき
る。
第１図は本発明の混成集積回路装置を模式的に示すパタ
ーン図であハ第２図は常来の混成集積回路装置を模式的
ンこ示すパターン図である。
ーン図であハ第２図は常来の混成集積回路装置を模式的
ンこ示すパターン図である。
Claims (4)
- （１）４個以上の半導体装置が基板上に並置され、しか
も該複数個の半導体装置が少なくとも２個以上の該装置
を含む群に分割され、該群内の半導体装置上の電極と基
板上の導電体とが電気的に接続される混成集積回路装置
において、前記群内の相対応する前記電極に接続される
導電体を所望により単数本、前記混成集積回路装置の外
部導出用端子へ引き出したことを特徴とする混成集積回
路装置。 - （２）前記群内において、前記半導体のうち少なくとも
一本が半導体装置間間隙を分離する形状に形成されてい
ることを特徴とする特許請求の範囲第（１）項記載の混
成集積回路装置。 - （３）前記混成集積回路装置において、第１の半導体装
置上の第１の電極と接続された導電体に第２の半導体装
置上の第１の導電体が接続され、而も第２の半導体装置
上の第２の電極と接続された導電体に第１の半導体装置
上の第２の電極が接続されていることを特徴とする特許
請求の範囲第（１）項記載の混成集積回路装置。 - （４）前記外部導出用端子と接続されるべき半導体装置
上の電極のうち少なくとも一つが、隣接した群に属する
半導体装置上の電極と接続されていることを特徴とする
特許請求の範囲第（１）項または第（２）項記載の混成
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175476A JPS6153754A (ja) | 1984-08-23 | 1984-08-23 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59175476A JPS6153754A (ja) | 1984-08-23 | 1984-08-23 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6153754A true JPS6153754A (ja) | 1986-03-17 |
Family
ID=15996718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59175476A Pending JPS6153754A (ja) | 1984-08-23 | 1984-08-23 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6153754A (ja) |
-
1984
- 1984-08-23 JP JP59175476A patent/JPS6153754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0351343B1 (en) | Improved multilayer capacitor | |
| ATE142053T1 (de) | Steckverbinder mit erdungsstruktur | |
| GB1106557A (en) | An improved printed circuit package | |
| JPS6342853B2 (ja) | ||
| JPH0810932Y2 (ja) | 高速信号伝送ケーブル用コネクタ | |
| JP3604233B2 (ja) | 検査用ヘッド | |
| JPS6153754A (ja) | 混成集積回路装置 | |
| JPH0371688A (ja) | 少なくとも２つの異なる電子部品群を備えたプリント配線板 | |
| JPS61104868A (ja) | 感熱記録ヘツド | |
| US5166700A (en) | Thermal print head | |
| JP3167262B2 (ja) | ライン型サーマルプリントヘッド | |
| US4899185A (en) | High density tape-automated bonding (TAB) of electronic components | |
| JPH0356033Y2 (ja) | ||
| JP3234003B2 (ja) | サーマルヘッド | |
| JPH01205456A (ja) | Ｌｓｉ用多ピンケース | |
| JPS60172555A (ja) | サ−マルヘツド | |
| JPS5850028B2 (ja) | 半導体装置 | |
| JPH0242737A (ja) | ワイヤボンディングパッド装置 | |
| JPS6145957B2 (ja) | ||
| JPH06278313A (ja) | 画像装置 | |
| JPH0733182Y2 (ja) | 磁気センサ | |
| JPS60172554A (ja) | サ−マルヘツド | |
| JPH05251820A (ja) | 半導体レーザアレイ装置 | |
| JPS58147783A (ja) | 液晶表示装置 | |
| JPH0328529Y2 (ja) |