JPS6160158A - デ−タ監視装置 - Google Patents
デ−タ監視装置Info
- Publication number
- JPS6160158A JPS6160158A JP59181954A JP18195484A JPS6160158A JP S6160158 A JPS6160158 A JP S6160158A JP 59181954 A JP59181954 A JP 59181954A JP 18195484 A JP18195484 A JP 18195484A JP S6160158 A JPS6160158 A JP S6160158A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory area
- control device
- internal table
- program control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Computer And Data Communications (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通信制御装置等で用いられるデータ監視装置に
関する。
関する。
ファクシミリ等における通信制御装置はその動作手順制
御をプログラム制御装置により行なうように構成されζ
いる。そして、そのプログラム制御装置の動作を監視す
る一手段としてプログラム ′走行中の内部デ
ータの変化を監視する方式がある。
御をプログラム制御装置により行なうように構成されζ
いる。そして、そのプログラム制御装置の動作を監視す
る一手段としてプログラム ′走行中の内部デ
ータの変化を監視する方式がある。
そのプログラムtli制御装置で取り扱わなければなら
ないデータ量は通信制御装置の機能により多くなって来
る場合があるが、そのような稼OJ状態においてもプロ
グラム制御装置の動作監視を滞りなく遂行し得ることが
又、要請されるところである。
ないデータ量は通信制御装置の機能により多くなって来
る場合があるが、そのような稼OJ状態においてもプロ
グラム制御装置の動作監視を滞りなく遂行し得ることが
又、要請されるところである。
従来のこの種のデータ監視装置は第2図に示すように、
監視対象となるプログラム制御装置aがそのMPUの通
常の読み出しモードでデータを読むことができる単一ア
ドレス空間のメモリエリア切替個だけを接続使用するよ
うに構成されていることから、被監視データエリアであ
るメモリエリアbのアドレスだけをデータ監視制御部C
の内部テーブルdに゛外部入力装置eから入力してデー
タ監視処理を行なうように構成されている。
監視対象となるプログラム制御装置aがそのMPUの通
常の読み出しモードでデータを読むことができる単一ア
ドレス空間のメモリエリア切替個だけを接続使用するよ
うに構成されていることから、被監視データエリアであ
るメモリエリアbのアドレスだけをデータ監視制御部C
の内部テーブルdに゛外部入力装置eから入力してデー
タ監視処理を行なうように構成されている。
このようなデータ監視方式において、通信制御装置の機
能により、プログラム制御装置で取り扱わなければなら
ないデータが多くなると、そのメモリエリアの構成、用
途によって各種のアクセス態様が必要になって来るにも
拘らず監視すべきデータエリアの指定がその従来方式の
制約上から満足に行ない得す、そのために監視機能を十
分に発揮し得ないことになる。
能により、プログラム制御装置で取り扱わなければなら
ないデータが多くなると、そのメモリエリアの構成、用
途によって各種のアクセス態様が必要になって来るにも
拘らず監視すべきデータエリアの指定がその従来方式の
制約上から満足に行ない得す、そのために監視機能を十
分に発揮し得ないことになる。
本発明は」−述の問題点を解決し得るデータ監視装置を
提供するもので、その手段は内部テーブルを有しその内
部テーブルの内容に従ってプログラム制御装置によって
アクセスされるメモリエリアをアクセスしてその動作を
監視するデータ監視装置において、前記メモリエリアは
メモリエリア切替え信号によって選択され、各種動作モ
ーl”でアクセスされる複数の、同一アドレス空間を有
するメモリエリアとされ、前記内部テーブルに前記複数
のメモリエリアの7ルスデータ、切替えデータ及び動作
モー1指定データを登録し、その内部テーブルの内容に
従って前記メモリエリアをアクセスしてnit記プログ
ラム制御装置の動作を監視するように構成したものであ
る。
提供するもので、その手段は内部テーブルを有しその内
部テーブルの内容に従ってプログラム制御装置によって
アクセスされるメモリエリアをアクセスしてその動作を
監視するデータ監視装置において、前記メモリエリアは
メモリエリア切替え信号によって選択され、各種動作モ
ーl”でアクセスされる複数の、同一アドレス空間を有
するメモリエリアとされ、前記内部テーブルに前記複数
のメモリエリアの7ルスデータ、切替えデータ及び動作
モー1指定データを登録し、その内部テーブルの内容に
従って前記メモリエリアをアクセスしてnit記プログ
ラム制御装置の動作を監視するように構成したものであ
る。
本発明装置によれば、同一アドレス空間を有する複数の
メモリエリアがプログラム制御装置によって各種動作モ
ードにおいて選択的にアクセスされ得るように構成され
ると共に、そのようなアクセス態様にあるメモリエリア
をこれ又データ監視のための内部テーブルを用いて各種
動作モードにおいて選択的にアクセスし得るように構成
しているから、プログラム制御装置で取り扱わなtJれ
ばならないデータが増え、又各種動作モードでの監視を
遂行しなければならない要請が求められるに至っても、
そのデータ監視機能を十分に発揮させることができる。
メモリエリアがプログラム制御装置によって各種動作モ
ードにおいて選択的にアクセスされ得るように構成され
ると共に、そのようなアクセス態様にあるメモリエリア
をこれ又データ監視のための内部テーブルを用いて各種
動作モードにおいて選択的にアクセスし得るように構成
しているから、プログラム制御装置で取り扱わなtJれ
ばならないデータが増え、又各種動作モードでの監視を
遂行しなければならない要請が求められるに至っても、
そのデータ監視機能を十分に発揮させることができる。
以下、添付図面を参照しながら本発明の詳細な説明する
。
。
第1図は本発明の一実施例を示す。この図において、1
は通信制御装置のプログラム制御装置で、これは通信制
御装置の動作手順を制御するものである。プログラム制
御装置1はそれ自身の切替え制御の下にあるバンクスイ
ッチ(Bank SW ) 2からの選択信号により選
択アクセス可能とされる複数の、同一アドレス空間を有
するメモリエリア31・・・、31Jにハス4を介して
接続されている。
は通信制御装置のプログラム制御装置で、これは通信制
御装置の動作手順を制御するものである。プログラム制
御装置1はそれ自身の切替え制御の下にあるバンクスイ
ッチ(Bank SW ) 2からの選択信号により選
択アクセス可能とされる複数の、同一アドレス空間を有
するメモリエリア31・・・、31Jにハス4を介して
接続されている。
バンクスイッチ2は又、後述する内部テーブルの切替え
データ(Bank SWデータ)によっても切替えられ
るようにも構成されている。
データ(Bank SWデータ)によっても切替えられ
るようにも構成されている。
5はハス6を介してメモリエリア31.・・・。
3Nに接続されるデータ監視制御部で、そこには内部テ
ーブル7が備えられている。この内部テーブルは被監視
ナトレス、Bank SWデータ、アクセスモードデー
タ(プログラムモード、DMAモード等)及びデータを
記憶し得るものであり、それらの入力は外部入力装置8
から行なわれる。又、データ監視制御部5からの出力デ
ータは出力装置9に送られるように構成されている。
ーブル7が備えられている。この内部テーブルは被監視
ナトレス、Bank SWデータ、アクセスモードデー
タ(プログラムモード、DMAモード等)及びデータを
記憶し得るものであり、それらの入力は外部入力装置8
から行なわれる。又、データ監視制御部5からの出力デ
ータは出力装置9に送られるように構成されている。
このように構成することにより、メモリエリア31.・
・・、3Nのいずれのメモリエリアもバンクスイッチ2
によって選択アクセス可能とされた状態において、プロ
グラム制御装置1によってそこへの可能とされたアクセ
スモードのうちの1つのアクセスモードでアクセスされ
て所要の処理を遂行している。
・・、3Nのいずれのメモリエリアもバンクスイッチ2
によって選択アクセス可能とされた状態において、プロ
グラム制御装置1によってそこへの可能とされたアクセ
スモードのうちの1つのアクセスモードでアクセスされ
て所要の処理を遂行している。
このような動作状態にある任意の時刻に、又はそれに先
立って、外部入力装置8から監視したいアドレスデータ
、BankSW(切替え)データ、アクセスモードデー
タを内部テーブル7に入力する。
立って、外部入力装置8から監視したいアドレスデータ
、BankSW(切替え)データ、アクセスモードデー
タを内部テーブル7に入力する。
そして、監視動作に入れば、内部テーブル7の内容に従
ってメモリエリアをアクセスしてそのメモリエリアのデ
ータをCI?Tディスプレイ等の出力装置9に出力する
。このようにして、プログラム制御装置の動作監視をそ
こで取り扱うデータ計の増大、動作モードに依存するこ
となく、又、ハードウェア制御の複雑化を低度に抑えつ
つ、思う存分行なうことができる。
ってメモリエリアをアクセスしてそのメモリエリアのデ
ータをCI?Tディスプレイ等の出力装置9に出力する
。このようにして、プログラム制御装置の動作監視をそ
こで取り扱うデータ計の増大、動作モードに依存するこ
となく、又、ハードウェア制御の複雑化を低度に抑えつ
つ、思う存分行なうことができる。
なお、上記実施例においては、内部テーブルの内容の入
力を専ら、外部入力装置から行なう場合について説明し
たが、部分的に又は全部的にプログラム制御装置によっ
て行ない得るように構成してもよい。
力を専ら、外部入力装置から行なう場合について説明し
たが、部分的に又は全部的にプログラム制御装置によっ
て行ない得るように構成してもよい。
以」二連ぺたように、本発明によれば、■プログラム制
御装置で取り扱うデータ量の増大や動作モードによるそ
の動作監視機能への影響を除き得て、 ■それに要するハードウェアの制御の簡易化も享受し得
る、等の効果も得られる。
御装置で取り扱うデータ量の増大や動作モードによるそ
の動作監視機能への影響を除き得て、 ■それに要するハードウェアの制御の簡易化も享受し得
る、等の効果も得られる。
第1図は本発明の一実施例を示す図、第2図は従来のデ
ータ監視装置の構成を示す図である。 図中、■はプログラム制御装置、2はパンクスイッチ、
31.・・・、3Nはメモリエリア、4゜6はハス、5
はデータ監視制御部、7は内部テーブル、8しより1部
人力装置、9は出力装置である。
ータ監視装置の構成を示す図である。 図中、■はプログラム制御装置、2はパンクスイッチ、
31.・・・、3Nはメモリエリア、4゜6はハス、5
はデータ監視制御部、7は内部テーブル、8しより1部
人力装置、9は出力装置である。
Claims (2)
- (1)内部テーブルを有しその内部テーブルの内容に従
ってプログラム制御装置によってアクセスされるメモリ
エリアをアクセスしてその動作を監視するデータ監視装
置において、前記メモリエリアはメモリエリア切替え信
号によって選択され各種動作モードでアクセスされる複
数の、同一アドレス空間を有するメモリエリアとされ、
前記内部テーブルに前記複数のメモリエリアのためのア
ドレスデータ、切替えデータ及び動作モード指定データ
を登録し、その内部テーブルの内容に従って前記メモリ
エリアをアクセスして前記プログラム制御装置の動作を
監視するように構成したことを特徴とするデータ監視装
置。 - (2)前記内部テーブルへの登録は外部入力装置によっ
て行なわれることを特徴とする特許請求の範囲第1項記
載のデータ監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181954A JPS6160158A (ja) | 1984-08-31 | 1984-08-31 | デ−タ監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59181954A JPS6160158A (ja) | 1984-08-31 | 1984-08-31 | デ−タ監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6160158A true JPS6160158A (ja) | 1986-03-27 |
| JPH0370812B2 JPH0370812B2 (ja) | 1991-11-11 |
Family
ID=16109774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59181954A Granted JPS6160158A (ja) | 1984-08-31 | 1984-08-31 | デ−タ監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6160158A (ja) |
-
1984
- 1984-08-31 JP JP59181954A patent/JPS6160158A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0370812B2 (ja) | 1991-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6160158A (ja) | デ−タ監視装置 | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| JPH0373039A (ja) | 処理装置およびマルチプロセッサシステム | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| KR930004901B1 (ko) | 디램을 사용한 컴퓨터 시스템의 메모리 제어장치 | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 | |
| JP2543710B2 (ja) | 入出力インタ−フェイス多重方式 | |
| JPH01183750A (ja) | キャッシュメモリ常駐化方式 | |
| JPH043206A (ja) | プログラマブルシーケンスコントローラ | |
| JPS58181134A (ja) | デ−タ転送回路 | |
| JP4322333B2 (ja) | Scsi切り替え装置およびクラスタシステム | |
| JPH064469A (ja) | 入出力装置制御方式 | |
| JPH02199556A (ja) | ファイル装置のダンプ方式 | |
| JPS6269321A (ja) | プロセススイツチ方式 | |
| JPH02220143A (ja) | パーソナルコンピュータシステム | |
| JPS6019267A (ja) | デ−タ処理システム | |
| JPH02287645A (ja) | メモリ管理ユニット | |
| JPS60107152A (ja) | メモリ制御装置 | |
| JPH01229350A (ja) | 出力装置決定方式 | |
| JPS62174844A (ja) | メモリ優先切替方式 | |
| JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
| JPH03156552A (ja) | ダイレクトメモリアクセス制御回路方式 | |
| JPH02284245A (ja) | キャッシュメモリ制御方式 | |
| JPS61267834A (ja) | スタツク方式 | |
| JPH02254525A (ja) | データ処理方式 |