JPH02287645A - メモリ管理ユニット - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリ管理ユニットに関し、特にアドレス変換
テーブルを複数持ったメモリ管理ユニットに関する。

〔従来の技術〕

従来、この種の複数のアドレス変換テーブルをもったメ
モリ管理ユニットは、ＣＰＵの特殊な命令や、ＣＰＵか
らのプログラムによるＩ１０操作によってそのアドレス
変換テーブルを切り替えていた。

〔発明が解決しようとする課題〕

上述した従来のメモリ管理ユニットは、複数のアドレス
変換テーブルをプログラムで切り替える必要があり、そ
のためにアドレス変換テーブルの切り替えに時間がかか
つていた。

本発明の目的は、このような欠点を除き、アトｌ／ス変
換テーブルをＣＰＵが出力するアドレスによりハードウ
ェアを用いて切り替えることにより、切替時間を短縮し
たメモリ管理ユニットを提供することにある。

〔課題を解決するための手段〕

本発明のメモリ管理ユニットの構成は、複数の選択すべ
き選択アドレスを記憶するアドレス変換テーブル選択レ
ジスタと、このアドレス変換テーブル選択レジスタの出
力とＣＰＵから出力される入力アドレスとを比較しこの
入力アドレスが前記選択アドレスであるときアドレス変
換テーブル選択信号を出力する選択レジスタ比較部と、
アドレス変換を行うＣＰＵアドレスレジスタおよびメモ
リアドレスレジスタからなり前記アドレス変換テーブル
選択信号により１つのテーブルが選択されるアドレス変
換テーブルと、前記ＣＰＵアドレスレジスタから選択さ
れたＣＰＵアドレスと前記入力アドレスとを比較し、こ
れらが等しい時には前記メモリアドレスレジスタから選
択された。メモリアドレスを出力し、これらが等しくな
い時には前記入力アドレスを出力するアドレス比較部と
を備え、特定のアドレス変換テーブルを選択できるよう
にしたことを特徴とする。

〔実施例〕

次に、本発明について図面を参照して説明する。

第３図は本発明の一実施例を含むブロック図である。本
実施例のメモリ管理ユニット１は、アドレス変換テーブ
ル選択レジスタ２、ＣＰＵアドレスレジスタ３とメモリ
アドレスレジスタ４からなるアドレス変換テーブル５、
選択アドレス比較部６、アドレス比較部７から構成され
、選択アドレス９、ＣＰＵアドレス１１、アドレス変換
テーブル選択信号１２、メモリアドレス１３に接続され
る。

このメモリ管理ユニット１１＼の入力アドレス８は、メ
モリ管理ユニット１により出力アドレスとなり、メモリ
ユニット１４に出力され、データバス１５によってデー
タの入出力が行われる。

入力アドレス８は、まず選択アドレス部６により、アド
レス変換テーブル選択レジスタ２から得られる選択アド
レスつと同じであるか否か比較され選択アドレスである
か否かの判断をする。ここでは、０からｎＪ！ｈでのア
ドレスが検査される。

この比較結果から選択アドレスであれば、アドレス変換
テーブル選択信号１２により、アドレス変換テーブル５
の０からｎまでのテーブルから該当する１つがｉｌ択さ
れる。

入力アドレス８は、さらにアドレス比較部７に送られ、
現在選択されているＣＰＵアドレスレジスタ３の値であ
るＣＰＵアドレス１１と比較され、これらが等しければ
、現在選択されているメモリアドレスレジスタ４の値で
あるメモリアドレス１３が、出力アドレス１０として出
力され、そうでなければそのまま出力アドレス１０とし
て出力される。

〔発明の効果〕

以上説明したように本発明は、ＣＰＵが出力するアドレ
スでアドレス変換テーブルを切り替えることができるよ
うになり、アドレス変換テーブルの切り替えが高速に行
えるようになるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。 １・・・メモリ管理ユニット、２・・・アドレス変換テ
ーブル選択レジスタ、３・・・ＣＰＵアドレスレジスタ
、４・・・メモリアドレスレジスタ、５・・アトｌ／ス
変換テーブル、６・・・選択アドレス比較部、７アドレ
ス比較部、８・・・入力アドレス、９・・・選択アドレ
ス、１０・・・出力アドレ・ス、１１・・・ＣＰＵアド
レス、１２・・・アドレス変換テーブル選択信号、１３
・・・メモリアドレス、１４・・・メモリユニット、１
５・・・データバス。 代理人　弁理士　　内　原　　晋

Claims (1)

【特許請求の範囲】
1. 複数の選択すべき選択アドレスを記憶するアドレス変換
   テーブル選択レジスタと、このアドレス変換テーブル選
   択レジスタの出力とＣＰＵから出力される入力アドレス
   とを比較しこの入力アドレスが前記選択アドレスである
   ときアドレス変換テーブル選択信号を出力する選択レジ
   スタ比較部と、アドレス変換を行うＣＰＵアドレスレジ
   スタおよびメモリアドレスレジスタからなり前記アドレ
   ス変換テーブル選択信号により１つのテーブルが選択さ
   れるアドレス変換テーブルと、前記ＣＰＵアドレスレジ
   スタから選択されたＣＰＵアドレスと前記入力アドレス
   とを比較し、これらが等しい時には前記メモリアドレス
   レジスタから選択されたメモリアドレスを出力し、これ
   らが等しくない時には前記入力アドレスを出力するアド
   レス比較部とを備え、特定のアドレス変換テーブルを選
   択できるようにしたことを特徴とするメモリ管理ユニッ
   ト。