JPS6160467B2 - - Google Patents
Info
- Publication number
- JPS6160467B2 JPS6160467B2 JP57225339A JP22533982A JPS6160467B2 JP S6160467 B2 JPS6160467 B2 JP S6160467B2 JP 57225339 A JP57225339 A JP 57225339A JP 22533982 A JP22533982 A JP 22533982A JP S6160467 B2 JPS6160467 B2 JP S6160467B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- input mode
- latch
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、誤動作の少く、高信頼性を有するマ
イクロコンピユータ入出力回路に関するものであ
る。
イクロコンピユータ入出力回路に関するものであ
る。
従来例の構成とその問題点
近年、マイクロコンピユータは広範囲な機器制
御に利用されているが、現在のマイクロコンピユ
ータは高信頼化という点では問題を残している。
特に、マイクロコンピユータの入出力回路部は入
出力端子を介して、被制御対象に接続されてお
り、外乱等を受けやすく、誤動作をする可能性が
ある。
御に利用されているが、現在のマイクロコンピユ
ータは高信頼化という点では問題を残している。
特に、マイクロコンピユータの入出力回路部は入
出力端子を介して、被制御対象に接続されてお
り、外乱等を受けやすく、誤動作をする可能性が
ある。
さて、マイクロコンピユータのギータ入出力端
子機能としては、入力専用、出力専用として設計
されるより、各応用例に柔軟に対応できるよう
に、入力ポートあるいは出力ポートとして任意に
選択可能な入出力機能を有する回路形式で提供さ
れることが多い。
子機能としては、入力専用、出力専用として設計
されるより、各応用例に柔軟に対応できるよう
に、入力ポートあるいは出力ポートとして任意に
選択可能な入出力機能を有する回路形式で提供さ
れることが多い。
以下第１図を参照しながら、従来のマイクロコ
ンピユータの入出力回路を説明する。１はマイク
ロコンピユータの内部データバスを介して印加さ
れる出力データ信号である。２は出力データ信号
１をマイクロコンピユータの演算制御部から印加
されるラツチクロツク３によつてラツチする出力
ラツチである。４は出力ラツチ２の内容を入出力
端子５に駆動するワイヤード論理可能な回路形式
を有する出力ドライバである。６は入力命令実行
時に内部データバスへデータを読込む入力データ
信号である。
ンピユータの入出力回路を説明する。１はマイク
ロコンピユータの内部データバスを介して印加さ
れる出力データ信号である。２は出力データ信号
１をマイクロコンピユータの演算制御部から印加
されるラツチクロツク３によつてラツチする出力
ラツチである。４は出力ラツチ２の内容を入出力
端子５に駆動するワイヤード論理可能な回路形式
を有する出力ドライバである。６は入力命令実行
時に内部データバスへデータを読込む入力データ
信号である。
以上のように構成された入出力回路において、
入力モードを設定するには、出力ラツチ２に
“１”をラツチし、出力ドライバ４を介して入出
力端子５を“１”に駆動する。即ち、出力ドライ
バ４はワイヤード論理可能な回路形式を有してい
るから、“１”を駆動することにより、入出力回
路は入力モードに設定されることとなる。入力命
令実行時には、入出力端子５に印加されている入
力データを入力データ信号６として、内部データ
バスを介してマイクロコンピユータの演算制御部
にとりこむことになる。
入力モードを設定するには、出力ラツチ２に
“１”をラツチし、出力ドライバ４を介して入出
力端子５を“１”に駆動する。即ち、出力ドライ
バ４はワイヤード論理可能な回路形式を有してい
るから、“１”を駆動することにより、入出力回
路は入力モードに設定されることとなる。入力命
令実行時には、入出力端子５に印加されている入
力データを入力データ信号６として、内部データ
バスを介してマイクロコンピユータの演算制御部
にとりこむことになる。
しかしながら上記のような回路では、入出力端
子５を介して外乱が入つてきて、出力ラツチ２の
内容が“０”に変化したとすると、その入出力端
子５は再び出力ラツチ２へ“１”を書き込むまで
入力命令を正常に実行できないことになる。又出
力ラツチ２の１つが“０”となり、出力ドライバ
４が“０”を駆動しているときに、入出力端子５
に“１”が外部回路より長時間印加されると、
“０”を駆動している出力ドライバ４に入出力端
子５から大電流が流れ込み、LSIの発熱許容限界
を超えて、LSIを破壊することもある。
子５を介して外乱が入つてきて、出力ラツチ２の
内容が“０”に変化したとすると、その入出力端
子５は再び出力ラツチ２へ“１”を書き込むまで
入力命令を正常に実行できないことになる。又出
力ラツチ２の１つが“０”となり、出力ドライバ
４が“０”を駆動しているときに、入出力端子５
に“１”が外部回路より長時間印加されると、
“０”を駆動している出力ドライバ４に入出力端
子５から大電流が流れ込み、LSIの発熱許容限界
を超えて、LSIを破壊することもある。
発明の目的
本発明は上記欠点に鑑み、入出力回路の入力時
に、外乱等による誤動作の確率を小さくするとと
もに、外乱が発生した場合にこれを検出すること
のできるマイクロコンピユータの入出力回路を提
供することを目的とするものである。
に、外乱等による誤動作の確率を小さくするとと
もに、外乱が発生した場合にこれを検出すること
のできるマイクロコンピユータの入出力回路を提
供することを目的とするものである。
発明の構成
上記目的を達成するために、本発明は、データ
バス上の出力データ信号をラツチする出力ラツチ
と、入出力ポートが入力モードであるときセツト
される入力モードフラツグと、前記入力モードフ
ラツグ値と前記出力ラツチ値との論理和出力を出
力ドライバを介して入出力端子へ出力する手段
と、前記入出力端子値をデータバスに読込む手段
と、前記入力モードフラツグがセツトされている
とき、入力モードフラツグの値と前記出力ラツチ
の値とが相異なることを検出して入力モード異常
検出信号を生成する手段とを有する構成としたも
のであり、これによりマイクロコンピユータ入出
力回路の外乱等による誤動作の確率を非常に小さ
くすることができ、しかも外乱によつて出力ラツ
チ等に異常が生じた場合の検出もできるものであ
る。
バス上の出力データ信号をラツチする出力ラツチ
と、入出力ポートが入力モードであるときセツト
される入力モードフラツグと、前記入力モードフ
ラツグ値と前記出力ラツチ値との論理和出力を出
力ドライバを介して入出力端子へ出力する手段
と、前記入出力端子値をデータバスに読込む手段
と、前記入力モードフラツグがセツトされている
とき、入力モードフラツグの値と前記出力ラツチ
の値とが相異なることを検出して入力モード異常
検出信号を生成する手段とを有する構成としたも
のであり、これによりマイクロコンピユータ入出
力回路の外乱等による誤動作の確率を非常に小さ
くすることができ、しかも外乱によつて出力ラツ
チ等に異常が生じた場合の検出もできるものであ
る。
実施例の説明
以下本発明の実施例を図面に基づいて説明す
る。第２図は本発明の一実施例におけるマイクロ
コンピユータ入出力回路の一構成例を示す。第２
図において、１は出力データ信号、２は出力ラツ
チ、３はラツチクロツク、４は出力ドライバ、５
は入出力端子、６は入力データ信号で、これら第
１図の構成と同じものである。
る。第２図は本発明の一実施例におけるマイクロ
コンピユータ入出力回路の一構成例を示す。第２
図において、１は出力データ信号、２は出力ラツ
チ、３はラツチクロツク、４は出力ドライバ、５
は入出力端子、６は入力データ信号で、これら第
１図の構成と同じものである。
１０は入力モードフラツグであり、本発明の一
つのポイントとなるものである。入力モードフラ
ツグ１０はマイクロコンピユータの制御部よりの
入力モードセツト信号１１、入力モードリセツト
信号１２によつて制御される。１３は入力モード
フラツグ１０の値と出力ラツチ２の各種との論理
和をとり、出力ドライバ４に接続される論理和ゲ
ートである。１４は入力モードフラツグ１０が
“１”即ち入力モードを示す状態の時出力ラツチ
２の少くとも一つが“０”であることを検出する
入力モード異常検出部である。１５は入力モード
異常検出部１４の出力信号である。
つのポイントとなるものである。入力モードフラ
ツグ１０はマイクロコンピユータの制御部よりの
入力モードセツト信号１１、入力モードリセツト
信号１２によつて制御される。１３は入力モード
フラツグ１０の値と出力ラツチ２の各種との論理
和をとり、出力ドライバ４に接続される論理和ゲ
ートである。１４は入力モードフラツグ１０が
“１”即ち入力モードを示す状態の時出力ラツチ
２の少くとも一つが“０”であることを検出する
入力モード異常検出部である。１５は入力モード
異常検出部１４の出力信号である。
このように構成されたマイクロコンピユータ入
出力回路について、以下その動作を説明する。入
出力ポートを入力モードで使用する場合、まず、
出力ラツチ２に“１”を書き込んだ後、次に入力
モードフラツグ１０を入力モードセツト信号１１
によつて“１”にセツトする。勿論、以上の動作
はマイクロコンピユータの命令実行によつて遂行
される。
出力回路について、以下その動作を説明する。入
出力ポートを入力モードで使用する場合、まず、
出力ラツチ２に“１”を書き込んだ後、次に入力
モードフラツグ１０を入力モードセツト信号１１
によつて“１”にセツトする。勿論、以上の動作
はマイクロコンピユータの命令実行によつて遂行
される。
上記入力モードにセツトされた状態において、
正常時入力命令を実行すると、従来例と同様に、
入出力端子５に印加された入力データは入力デー
タ信号６として、内部データバスを介してマイク
ロコンピユータの演算制御部にとりこまれること
になる。ここで、外乱によつて出力ラツチ２が
“０”となつたとすると、従来例では入力動作が
不可能であつたが、本発明では、入力モードフラ
ツグ１０が“１”にセツトされているので、論理
和ゲート１３によつて、出力ドライバ４は“１”
を入出力端子５に駆動し、入力動作を可能とす
る。また、入力モードフラツグ１０が“１”にセ
ツトされた後、出力ラツチ２が“０”となると入
力モード異常検出部１４は入力モード異常検出信
号１５を有効とする。この入力モード異常検出信
号１５はマイクロコンピユータの割り込み入力と
して使用されるのが通常であり、入力モード異常
検出によつて、障害よりの復帰処理プログラムを
実行させる。復帰処理プログラムにおいては、実
施例では図示していないが、出力ラツチ２の内容
を読返す手段等により、異常出力ラツチを特定す
ることができる。また、復帰処理プログラム中
で、改めて出力ラツチ２及び入力モードフラツグ
１０を“１”にセツトすることによつて、入力モ
ード異常検出信号１５が“０”となれば、障害が
一時的なものであり、入力モード異常検出信号１
５が“１”のままであれば、恒久的な障害である
と判断し、すべての制御を安全側にすることによ
つて、マイクロコンピユータシステムの異常な制
御を未然に防止可能である。
正常時入力命令を実行すると、従来例と同様に、
入出力端子５に印加された入力データは入力デー
タ信号６として、内部データバスを介してマイク
ロコンピユータの演算制御部にとりこまれること
になる。ここで、外乱によつて出力ラツチ２が
“０”となつたとすると、従来例では入力動作が
不可能であつたが、本発明では、入力モードフラ
ツグ１０が“１”にセツトされているので、論理
和ゲート１３によつて、出力ドライバ４は“１”
を入出力端子５に駆動し、入力動作を可能とす
る。また、入力モードフラツグ１０が“１”にセ
ツトされた後、出力ラツチ２が“０”となると入
力モード異常検出部１４は入力モード異常検出信
号１５を有効とする。この入力モード異常検出信
号１５はマイクロコンピユータの割り込み入力と
して使用されるのが通常であり、入力モード異常
検出によつて、障害よりの復帰処理プログラムを
実行させる。復帰処理プログラムにおいては、実
施例では図示していないが、出力ラツチ２の内容
を読返す手段等により、異常出力ラツチを特定す
ることができる。また、復帰処理プログラム中
で、改めて出力ラツチ２及び入力モードフラツグ
１０を“１”にセツトすることによつて、入力モ
ード異常検出信号１５が“０”となれば、障害が
一時的なものであり、入力モード異常検出信号１
５が“１”のままであれば、恒久的な障害である
と判断し、すべての制御を安全側にすることによ
つて、マイクロコンピユータシステムの異常な制
御を未然に防止可能である。
なお、入力モードリセツト信号１２は、入力モ
ードフラツグ１０を入力モードから出力モードへ
変更するときに用いられる。なお、本実施例で
は、入力モードフラツグは、出力ラツチ群に対し
て１つを設けたが、勿論各出力ラツチ毎に、入力
モードフラツグを設けることは本実施例から容易
に考えられることであり、この場合は、入出力回
路の１セツト毎の入力モード指定が可能となる。
ードフラツグ１０を入力モードから出力モードへ
変更するときに用いられる。なお、本実施例で
は、入力モードフラツグは、出力ラツチ群に対し
て１つを設けたが、勿論各出力ラツチ毎に、入力
モードフラツグを設けることは本実施例から容易
に考えられることであり、この場合は、入出力回
路の１セツト毎の入力モード指定が可能となる。
発明の効果
以上のように、本発明によれば、従来の入出力
回路にわずかな回路を追加することにより、入出
力機能を有するマイクロコンピユータ入出力回路
の外乱等による誤動作の確率を非常に小さくする
ことができる。また仮に、外乱によつて、出力デ
ータラツチ等に異常が生じた場合の検出も可能と
なり、マイクロコンピユータの致命的な異常動作
を阻止でき、高信頼性を有するマイクロコンピユ
ータ制御システムを実現できる。
回路にわずかな回路を追加することにより、入出
力機能を有するマイクロコンピユータ入出力回路
の外乱等による誤動作の確率を非常に小さくする
ことができる。また仮に、外乱によつて、出力デ
ータラツチ等に異常が生じた場合の検出も可能と
なり、マイクロコンピユータの致命的な異常動作
を阻止でき、高信頼性を有するマイクロコンピユ
ータ制御システムを実現できる。
第１図は従来のマイクロコンピユータ入出力回
路例図、第２図は本発明の一実施例におけるマイ
クロコンピユータ入出力回路例図である。 １……出力データ信号、２……出力ラツチ、４
……出力ドライバ、５……入出力端子、６……入
力データ信号、１０……入力モードフラツグ、１
３……論理和ゲート、１４……入力モード異常検
出部。
路例図、第２図は本発明の一実施例におけるマイ
クロコンピユータ入出力回路例図である。 １……出力データ信号、２……出力ラツチ、４
……出力ドライバ、５……入出力端子、６……入
力データ信号、１０……入力モードフラツグ、１
３……論理和ゲート、１４……入力モード異常検
出部。
Claims (1)
- １ データバス上の出力データ信号をラツチする
出力ラツチと、入出力ポートが入力モードである
ときセツトされる入力モードフラツグと、前記入
力モードフラツグ値と前記出力ラツチ値との論理
和出力を出力ドライバを介して入出力端子へ出力
する手段と、前記入出力端子値をデータバスに読
込む手段と、前記入力モードフラツグがセツトさ
れているとき、入力モードフラツグの値と前記出
力ラツチの値とが相異なることを検出して入力モ
ード異常検出信号を生成する手段とを有するマイ
クロコンピユータ入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225339A JPS59114621A (ja) | 1982-12-21 | 1982-12-21 | マイクロコンピユ−タ入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225339A JPS59114621A (ja) | 1982-12-21 | 1982-12-21 | マイクロコンピユ−タ入出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114621A JPS59114621A (ja) | 1984-07-02 |
| JPS6160467B2 true JPS6160467B2 (ja) | 1986-12-20 |
Family
ID=16827796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57225339A Granted JPS59114621A (ja) | 1982-12-21 | 1982-12-21 | マイクロコンピユ−タ入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114621A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0550663U (ja) * | 1991-12-06 | 1993-07-02 | 株式会社ニチフ端子工業 | 電線接続端子 |
-
1982
- 1982-12-21 JP JP57225339A patent/JPS59114621A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0550663U (ja) * | 1991-12-06 | 1993-07-02 | 株式会社ニチフ端子工業 | 電線接続端子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114621A (ja) | 1984-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59114621A (ja) | マイクロコンピユ−タ入出力回路 | |
| JPS62293441A (ja) | デ−タ出力方式 | |
| JPS589965B2 (ja) | マイクロコンピュ−タ出力回路 | |
| JPS6362776B2 (ja) | ||
| JPH027528B2 (ja) | ||
| JPH039487B2 (ja) | ||
| JP2847741B2 (ja) | マイクロコンピュータ | |
| JPH0138694Y2 (ja) | ||
| JPS5816487B2 (ja) | コンピユ−タシステムにおける多重選択検出装置 | |
| JP3081234B2 (ja) | Ｃｐｕボードのチェック方法 | |
| JPH0537256Y2 (ja) | ||
| JPH0710421Y2 (ja) | 出力デ−タ制御回路 | |
| JPS5833737A (ja) | リセツト制御方式 | |
| JP2003244835A (ja) | 保護継電器 | |
| JPS6052110A (ja) | ノイズ誤動作防止回路 | |
| JPH0380303A (ja) | 二重化装置 | |
| JPS62184554A (ja) | メモリ保護回路 | |
| JPS62141930A (ja) | 系統安定化装置 | |
| JPS61275939A (ja) | マイクロコンピユ−タシステムの誤動作防止回路 | |
| JPH047648A (ja) | マイクロコンピュータ | |
| JPS6118046A (ja) | マイクロコンピユ−タ | |
| JPS5839321A (ja) | 記憶装置 | |
| JPS60226716A (ja) | デイジタル形保護継電装置 | |
| JPH063423A (ja) | 半導体回路 | |
| JPS5642862A (en) | Fault detecting system for electronic computer |