JPS6118046A - マイクロコンピユ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、誤動作あるいは故障等による障害検２べ一〕 査可能なマイクロコンピュータに関するものである。

従来例の構成とその問題点 近年、ＬＳＩ上に構成されるマイクロコンピュータは各
種機器のコントローラとして、数多く翰利用されている
。蒔に、ＬＳＩ上にＣＰＵ、ＲＯＭ。

ＲＡＭ、ＩＯの全てを有するマイクロコンピュータは機
器の大幅な小型化が可能、又その低価格性により、有用
性は大きいものがある。

一方、マイクロコンピュータ応用機器の高信頼性の面か
ら、故障、外乱ノイズ等によるマイクロコンピュータの
誤動作を検出し、機器の異常な動作を未然に防止するこ
とは大きな課題である。

従来のマイクロコンピュータはＬＳＩとして故障検査機
能を有していないのが現状である。

以下に典型的なマイクロコンピュータの信号配置図とそ
の出力回路を説明する。

第１図は従来のマイクロコンピュータの信号配置図を示
すものであり、１０ｏはマイクロコンピュータ、１はリ
セット信号線、２ａ、２ｂはクロツク発振素子線、３は
入力信号線、４は出力信号線である。１のリセット信号
線には、一般に電源の立上りを検出するＣ、Ｒ等による
積分回路によって生成されるリセット信号が印加され、
マイクロコンピュータ１００を初期状態にし実行開始さ
せる。２ａ、２ｂのクロック発振素子線には、一般に水
晶振動子やセラミック発振素子が接続され、マイクロコ
ンピュータ１ｏＯの基準クロックを生成する。

マイクロコンピュータ１００の動作をマクロ的に見ると
、入力信号線３のデータを入力し、演算処理を実行し、
その結果を出力信号線４に出力すると言える。

第２図は、従来のマイクロコンピュータの出力回路を示
すものであり、６は出力ラッチ、６は出力ラッチの入力
信号線、７は出力ドライバー、８は出力端子である。６
は出力ラッチ入力信号線は一般に、マイクロコンピュー
タの内部データバスである場合が多い。６の出力ランチ
には、出力命令実行時に生成される図示していない出力
ラッチ信号によって、６の出力ランチ入力信号線のデー
タがラッチされる。７のドライバーは、容量の大きなＬ
ＳＩ外部回路を駆動するために必要である。

以上に示し奇従来のマイクロコンピュータはハードウェ
ア的には、故障あるいは誤動作対策はなされておらず、
ソフトウェアにより、多少の障害対策がなされるのが普
通である。

発明の目的 本発明は上記従来の問題点を解消するもので、障害検出
可能な高信頼マイクロコンピュータシステムの構成要素
としてのマイクロコンピュータを提供することを目的と
する。

発明の構成 本発明は非能動状態を有する出力ドライバーと、出力ド
ライバーをＬＳＩ動作モードにより、非能動とする手段
と、出力ラッチと端子のデータを比較する不一致検出回
路と、不一致検出回路出力をＬＳＩ外部に出力する手段
とを備えたマイクロコ　　　　　′ンビュータであり、
動作モードの異なる２つのマイクロコンピュータにより
、高信頼マイクロコン６ベー／ ピユータシステムを構成するものである。

実施例の説明 第３図は本発明の実施例におけるマイクロコンピュータ
の信号配置図を示すものである。第３図において、１の
リセット信号線、２ａ、２ｂのクロック発振素子線、３
０入力信号線、４の出力信号線は第１図の従来例と同一
である。２００はマイクロコンピュータ、９はマイクロ
コンピュータ２００の動作モードが、実行モードか、あ
るいは障害検査モードであるかの指定をするモード選択
線、１０はリセット同期線、１１はクロック同期線、１
２は誤動作検出線である。

以上のように構成された本発明のマイクロコンピュータ
２００について、以下その動作を説明する。

マイクロコンピュータ２００はモード選択線９の状態に
より、異なる動作をする。たとえば、モード選択線が論
理値“１”であるとき、マイクロコンピュータ２００は
実行モードにあり、論理値“０”であるとき、障害検出
モードにあるとする。

６ベージ 〈実行モード時の動作〉 実行モードでは、従来のマイクロコンピュータと同様に
、入力信号線３上のデータを取シ込み、演算処理し、そ
の結果を出力信号線４に出力するが、次の点で従来のマ
イクロコンピュータとは異なる。

（、）　　リセット信号線１のレベルにより生成される
信号に、内部クロックによシ同期をかけ、リセット同期
線１ｏに出力するとともに、リセット同期線１０上の信
号を自らのリセット信号とする。

［有］）クロック発振素子線２ａ、２ｂに接続される発
振素子によるクロックをクロック同期線１１に同 出力するとともに、クロック番期線１１上の信号を自ら
のクロック信号とする。

（Ｃ）誤動作検出信号線１２は入力モードとなり、入力
される信号が能動状態となると、障害処理を割込み等に
より実行する。

〈障害検出モード時の動作〉 障害検出モードでは、入力信号線３上のデータにより、
演算処理した結果を出力ラッチにはセットするが、端子
へのドライブは実行せず、自らの出力ラッチデータと端
子データとの比較を行ない、障害検出するモードである
。すなわち、（ａ）　　ＩＪ上セツト期線１０．クロッ
ク同期線１１へ印加された信号をそれぞれ、リセット信
号、及びクロック信号とする。

（ｂ）　　出力信号線４に出力ラッチのデータを出力す
ることを禁止し、出力ラッチと出力信号線４の値を比較
し、不一致検出信号を生成する。不一致検出信号が生成
された時には、誤動作検出線１２に障害信号を出力する
。

第４図は、本発明のマイクロコンピュータによる高ｔｆ
ｉｆＷマイクロコンピュータシステムの構成例である。

第４図において、マイクロコンピュータ２０ＯＡは実行
モードにあり、マイクロコンピュータ２００Ｂは障害検
出モードに設定されている。

すなわち、本発明のポイントは、２つのマイクロコンピ
ュータに同一の入力データを４え、　同（７）演算処理
を行々わせ、一方のマイクロコンピュータにのみ処理結
果を出力させ、他方のマイクロコンピュータは、自らの
演算処理結果と、他のマイクロコンピュータの処理結果
としての端子データを比較することにより、障害が発生
したことを検知し、実行モードにあるマイクロコンピュ
ータに障害発生を知らしめ、障害対策を実行させること
により、高信頼マイクロコンピュータシステムを構成し
ようとするものである。

第６図は、本発明によるマイクロコンピュータの出力回
路及び不一致検出回路例である。

第５図において、出力ドライパー１３はモード制御信号
線１６の信号値により、出力を禁止される。モード制御
信号線１５は、第３図のモード選択ａ９に印加される信
号が与えられる。すなわち、マイクロコンピュータが実
行モードの時は、出力ドライバは能動となシ、障害検出
モード時には、非能動となる。不一致検出回路１４は、
障害検出モードにあるとき、出力ラッチ６と出力端子８
の対応するビット値を比較し、不一致が検出されると、
不一致検出信号線１６を介して、第３図の誤動作検出信
号線に障害検出信号を出力する。

９Ａ＝。

第６図に、不一致検出回路の具体的構成例を示す。図中
、５ａ、！５ｂ、５ｃおよびｓａ、ｓｂ。

８Ｃはそれぞれ出力ラッチ６と出力端子８の対応するビ
ット値の信号線である。なお、不一致検出回路出力は図
示されてい々いが、端子データの出力ラッチに対する遅
れを考慮して、マイクロコンピュータの特定クロックで
ゲートするのが普通である。

第７図は、本発明によるマイクロコンピュータの出力回
路及びマスク機能を有する不一致検出回路例である。

第７図の回路が第５図の回路と異なるのは、マスクレジ
スタ１７が導入されたこと、及びそれに伴う不一致検出
回路１８の回路が少し複雑になったことにある。マスク
レジスタ１７はマイクロコンピュータの命令によってセ
ットされ、マスクレジスタの状態により、出力ラッチ５
と出力端子８の値を比較しないフィールドを設定可能と
する。

第８図は、第７図の不一致検出回路１８の具体的構成例
を示す。図中、６ａ〜５ｃ、８ａ〜８Ｃ１０ベーン゛ および１７ａ〜１７ｃはそれぞれ出力ラッチ５゜出力端
子８．マスクレジスタ１７の対応するビット値の信号線
である。

マスクレジスタ１７を導入する理由は、実行モードのマ
イクロコンピュータにおいて、出力ラッチと出力端子の
値とが異なる場合の比較を禁止するためである。たとえ
ば、出力信号線に、直接トランジスタのペースに接続し
ドライブする場合、又、出力ポートが入出力ポートとし
て設計されているときの入力モード時、マスクレジスタ
によって比較を禁止する必要がある。

発明の効果 本発明のマイクロコンピュータは、出力ラッチと、端子
値との不ゴ致検出回路、及びそれに駆除する少々の回路
を付加することにより、同一のプログラムを有する２つ
のマイクロコンピュータニよって高信頼マイクロコンピ
ュータシステムヲ構成可能となる。また、本発明による
ハードウェアの増加はマイクロコンピュータ全体からす
れば、わずかであり、又勿論単−のマイクロコンビュ−
１１＋、−。

りでも従来と同様に制御可能であり、その実用的価値は
大きい。

【図面の簡単な説明】

第１図は従来のマイクロコンピュータの信号配置図、第
２図は従来のマイクロコンピュータの出力回路図、第３
図は本発明の一実施例におけるマイクロコンピュータの
信号配置図、第４図は本発明の他の実施例における高信
頼マイクロコンピュータシステムの構成図、第５図は本
発明における出力回路及び不一致検出回路の一実施例を
示す回路図、第６図は第５図の不一致検出回路の具体回
路を示す回路図、第７図は本発明における出力回路及び
マスク機能を有する不一致検出回路の他の実施例を示す
回路図、第８図は第７図の不一致検出回路の具体回路を
示す回路図である。 ６・・・・・・出力ランチ、８・・・・・・出力端子、
９・・・・・・モード選択線、１２・・・・・・誤動作
検出線、１３・・・・・・出力ドライバー、１４・・・
・・・不一致検出回路、１７・・・・・・マスクレジス
タ、１８・・・・・・不一致検出回路、２００．２０Ｏ
Ａ、２００Ｂ・・・・・・マイクロコンピュータ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第２図 ８３図 第４図 ２θθＢ 第５図 第６図

Claims (2)

【特許請求の範囲】
1. （１）出力ラッチと、前記出力ラッチデータを出力端子
   に駆動する非能動状態を有するドライバーと、ＬＳＩ動
   作モード設定手段と、前記ＬＳＩ動作モードの一つのモ
   ードにより前記ドライバーを非能動とする手段と、前記
   出力ラッチに対応する端子のデータを比較しデータの不
   一致を検出する回路と、前記不一致検出回路出力を前記
   ドライバーが非能動モードの時、ＬＳＩ外部に出力する
   手段とを備えたことを特徴とするマイクロコンピュータ
   。
2. （２）出力ラッチに対応する端子の不一致検出回路は、
   比較を実行しない部分を指定するマスク機能を有する特
   許請求の範囲第１項記載のマイクロコンピュータ。