JPS6170652A - 並列信号拡張回路 - Google Patents
並列信号拡張回路Info
- Publication number
- JPS6170652A JPS6170652A JP19152684A JP19152684A JPS6170652A JP S6170652 A JPS6170652 A JP S6170652A JP 19152684 A JP19152684 A JP 19152684A JP 19152684 A JP19152684 A JP 19152684A JP S6170652 A JPS6170652 A JP S6170652A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- input
- signal
- parallel
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分腎〕
本発明はコンピュータ等制御機器の並列出力信号を拡張
する並列信号拡張回路ｆ関する。
する並列信号拡張回路ｆ関する。
従来のパーソナルコンピュータ等の制御機器は実装スペ
ースの制約から外部機器を制御するための並列出力信号
本数を十分な数だけ持つことができない場合があり不都
合となる。
ースの制約から外部機器を制御するための並列出力信号
本数を十分な数だけ持つことができない場合があり不都
合となる。
本発明の目的はコンピュータ等制御機器の限られた並列
出力信号から多数の並列信号を５るに適切な並列信号拡
張回路を提供するにある。
出力信号から多数の並列信号を５るに適切な並列信号拡
張回路を提供するにある。
本発明は入力する並列信号に複数のフリップフロップと
該ブリップフロップを選択するデコーダを接続し、入力
する並列信号の一部をデココーダのデータ信号およびフ
リップフロツブラッチ信号として使用するとともに残部
をフリップフロップのデータ号信号として使用すること
により、入力する並列信号をより多数の並列信号に拡張
してフリップフロップより出力するようにした並列信号
拡張回路である。
該ブリップフロップを選択するデコーダを接続し、入力
する並列信号の一部をデココーダのデータ信号およびフ
リップフロツブラッチ信号として使用するとともに残部
をフリップフロップのデータ号信号として使用すること
により、入力する並列信号をより多数の並列信号に拡張
してフリップフロップより出力するようにした並列信号
拡張回路である。
以下本発明の一実施例を才１図とル２図により説明する
。
。
矛１図は本発明による並列信号拡張回路の一実施例を示
す回路図である。ヤ１図において、１はフリップフロッ
プを選択するデコーダで、入力Ｇが似雷圧レベル（Ｌレ
ベル）の時のみ入力Ａ、Ｂ、Ｃの１圧レベルの組合せに
より出力１Ｙかも８Ｙのいずれかの出力がＬレベルにな
るが、入力Ｇが高電圧レベル（Ｈレベル）の時は入力Ａ
、Ｂ、Ｃがどのような状態でも出力１Ｙから８Ｙのいず
れの出力もＨレベルのままである。２かも５は信号を増
幅するバッファゲートで、入力の状態がそのまま出力に
現われる。
す回路図である。ヤ１図において、１はフリップフロッ
プを選択するデコーダで、入力Ｇが似雷圧レベル（Ｌレ
ベル）の時のみ入力Ａ、Ｂ、Ｃの１圧レベルの組合せに
より出力１Ｙかも８Ｙのいずれかの出力がＬレベルにな
るが、入力Ｇが高電圧レベル（Ｈレベル）の時は入力Ａ
、Ｂ、Ｃがどのような状態でも出力１Ｙから８Ｙのいず
れの出力もＨレベルのままである。２かも５は信号を増
幅するバッファゲートで、入力の状態がそのまま出力に
現われる。
６か６１５は複数８個の４回路Ｄタイプフリップフロッ
プで、クロック入力ＣＫの信号が立上りの時に入力１Ｄ
から４Ｄの状態がラッチされて、それらの状態がそれぞ
れ出力Ｉ Ｑ、から４Ｑに現われる。なおりＯからＤ７
は本回路が接続されるべき制御機器の並列出力から入力
する並列信号で、この並列入力信号の一部の入力信号り
。
プで、クロック入力ＣＫの信号が立上りの時に入力１Ｄ
から４Ｄの状態がラッチされて、それらの状態がそれぞ
れ出力Ｉ Ｑ、から４Ｑに現われる。なおりＯからＤ７
は本回路が接続されるべき制御機器の並列出力から入力
する並列信号で、この並列入力信号の一部の入力信号り
。
からＤ３はバッファゲート２から５を経由して複数８個
の７リツプフロツブ６から１３のデータｌ 入力
１Ｄから４Ｄにそれぞれ接続される。また並列入力信号
の他部の入力信号Ｄ４からＤ７はデコーダ１の入力Ａ、
Ｂ、ＣとＧｃそれぞれ接続される。、ｌさらにデコーダ
１の出力ＩＹから８Ｙはフリップフロップ６から１３の
クロック入力ＣＫにそれぞれ接続される。
の７リツプフロツブ６から１３のデータｌ 入力
１Ｄから４Ｄにそれぞれ接続される。また並列入力信号
の他部の入力信号Ｄ４からＤ７はデコーダ１の入力Ａ、
Ｂ、ＣとＧｃそれぞれ接続される。、ｌさらにデコーダ
１の出力ＩＹから８Ｙはフリップフロップ６から１３の
クロック入力ＣＫにそれぞれ接続される。
つぎに矛２図は矛１図のタイムチャート例である。これ
により牙１図の動作を説明する。はじめに１１１図の並
列入力信号ＤＯからＤ７のうち才２図に示すように、入
力信号Ｄ７のみがＨレベルであって他の入力信号１）０
からＤ６は不定であるとする。この状態でフリップフロ
ップ６から１３のデータ信号となる入力信号ＤＯからＤ
３がある時点よりそれぞれ例えは′３Ｆ２図のようにり
、）１．Ｌ、）３レベルに設定されると同時に、フリッ
プフロップ６から１３ケ選択するデコーダ１のデータ信
号となるＤ４かもＤ６が例えば才２図のようにすべてＬ
レベルに設定されたとする。ついで入力信号ＤＯから０
６がすべて安定したのちに、デコーダ１のフリップフロ
ップラッチ信号となる入力信号１） ７を才２図のよう
にＬレベルに立ち下げたのち再びＨレベルに立ち上げる
と、この入力信号Ｄ７のパルスおよびデコーダ１のデー
タ信号Ｄ４からＤ６のＬレベルにより、デコーダ１の出
力１ＹがＬレベルとなってフリップフロップ６が選択さ
れるととモニ、出力１Ｙのパルスの立上り時点すなわち
矛２図のように入力信号Ｄ７のパルスの立上り時点でフ
リップフロップ６の出力１Ｑかう４Ｑがそれぞれ入力信
号ＤＯからＤ３のり、Ｈ，Ｌ。
により牙１図の動作を説明する。はじめに１１１図の並
列入力信号ＤＯからＤ７のうち才２図に示すように、入
力信号Ｄ７のみがＨレベルであって他の入力信号１）０
からＤ６は不定であるとする。この状態でフリップフロ
ップ６から１３のデータ信号となる入力信号ＤＯからＤ
３がある時点よりそれぞれ例えは′３Ｆ２図のようにり
、）１．Ｌ、）３レベルに設定されると同時に、フリッ
プフロップ６から１３ケ選択するデコーダ１のデータ信
号となるＤ４かもＤ６が例えば才２図のようにすべてＬ
レベルに設定されたとする。ついで入力信号ＤＯから０
６がすべて安定したのちに、デコーダ１のフリップフロ
ップラッチ信号となる入力信号１） ７を才２図のよう
にＬレベルに立ち下げたのち再びＨレベルに立ち上げる
と、この入力信号Ｄ７のパルスおよびデコーダ１のデー
タ信号Ｄ４からＤ６のＬレベルにより、デコーダ１の出
力１ＹがＬレベルとなってフリップフロップ６が選択さ
れるととモニ、出力１Ｙのパルスの立上り時点すなわち
矛２図のように入力信号Ｄ７のパルスの立上り時点でフ
リップフロップ６の出力１Ｑかう４Ｑがそれぞれ入力信
号ＤＯからＤ３のり、Ｈ，Ｌ。
Ｈレベルの状態に設定される。このフリップフロップ６
の出力状態は次にこのフリップフロップ６が選択される
まで保持される。以下同様にしてデコーダ１のデータ信
号となる入力信号Ｄ４からＤ６のり、Ｈレベルの設定を
変えることによって、いずれのフリップフロップ６から
１３をも選択してその出力１Ｑから４Ｑを入力信号ＤＯ
からＤ乙の状態にそれぞれ設定できる。
の出力状態は次にこのフリップフロップ６が選択される
まで保持される。以下同様にしてデコーダ１のデータ信
号となる入力信号Ｄ４からＤ６のり、Ｈレベルの設定を
変えることによって、いずれのフリップフロップ６から
１３をも選択してその出力１Ｑから４Ｑを入力信号ＤＯ
からＤ乙の状態にそれぞれ設定できる。
以上のように入力する並列信号ＤＯからＤ７の一部の入
力信号Ｄ４からＤ６およびＤ７をデコーダ１のデータ信
号およびフリップフロップラッチ信号としてそれぞれ使
用し、残部の入力信号ＤＯからＤ３をフリップフロップ
６から１３のデータ信号として使用することにより、８
本の入力する並列信号ＤＯかｇ−）Ｄ７を５２本の並列
信号に拡張してフリップフロップ６から１３の出力１Ｑ
かも４Ｑより出力することができる。なお上記実施例に
おける入力する並列信号本数およびフリップフロップ個
数などは言うまでもなく上記に限定されない。
力信号Ｄ４からＤ６およびＤ７をデコーダ１のデータ信
号およびフリップフロップラッチ信号としてそれぞれ使
用し、残部の入力信号ＤＯからＤ３をフリップフロップ
６から１３のデータ信号として使用することにより、８
本の入力する並列信号ＤＯかｇ−）Ｄ７を５２本の並列
信号に拡張してフリップフロップ６から１３の出力１Ｑ
かも４Ｑより出力することができる。なお上記実施例に
おける入力する並列信号本数およびフリップフロップ個
数などは言うまでもなく上記に限定されない。
以上の説明から明らかなように本発明によれば、限られ
た並列出力信号本数しか待たｆｒい制御等機器であって
も多数の並列出力信号に拡張して外部機器に接続できる
効果がある。
た並列出力信号本数しか待たｆｒい制御等機器であって
も多数の並列出力信号に拡張して外部機器に接続できる
効果がある。
才１図は本発明による並列信号拡張回路の一実施例を示
す回路図、才２図は才１図のタイムチャート例である。 １・・・デコーダ、２〜５・・・バッファケート、６〜
１３・・４回路Ｄタイプフリップフロップ、ＤＯ〜Ｄ７
・・・入力する並列信号。
す回路図、才２図は才１図のタイムチャート例である。 １・・・デコーダ、２〜５・・・バッファケート、６〜
１３・・４回路Ｄタイプフリップフロップ、ＤＯ〜Ｄ７
・・・入力する並列信号。
Claims (1)
- 複数のフリップフロップと該フリップフロップを選択す
るデコーダから成り、入力する並列信号の一部をデコー
ダのデータ信号およびフリップフロップラッチ信号とし
て接続するとともに残部をフリップフロップのデータ信
号として接続することにより、入力する並列信号をより
多数の並列信号に拡張してフリップフロップより出力す
るように構成した並列信号拡張回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19152684A JPS6170652A (ja) | 1984-09-14 | 1984-09-14 | 並列信号拡張回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19152684A JPS6170652A (ja) | 1984-09-14 | 1984-09-14 | 並列信号拡張回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6170652A true JPS6170652A (ja) | 1986-04-11 |
Family
ID=16276125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19152684A Pending JPS6170652A (ja) | 1984-09-14 | 1984-09-14 | 並列信号拡張回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170652A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553892B1 (en) | 1999-10-18 | 2003-04-29 | Smc Kabushiki Kaisha | Mounting structure for piston packing |
-
1984
- 1984-09-14 JP JP19152684A patent/JPS6170652A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6553892B1 (en) | 1999-10-18 | 2003-04-29 | Smc Kabushiki Kaisha | Mounting structure for piston packing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000261296A (ja) | 非同期パルス信号を同期パルス信号に変換する同期素子 | |
| JPS6170652A (ja) | 並列信号拡張回路 | |
| JPH03127526A (ja) | 同期化装置 | |
| JPS59133627A (ja) | マイクロコンピユ−タの入出力回路 | |
| JPH03255714A (ja) | リセット機能付きラッチ回路 | |
| JP2558802B2 (ja) | レジスタファイル | |
| KR100199190B1 (ko) | 데이타 포착회로 | |
| JPH0818421A (ja) | リセットパルス発生回路 | |
| JPH0440140A (ja) | 先発優先回路 | |
| JPH02310888A (ja) | スタティックランダムアクセスメモリ | |
| JPH0313876A (ja) | モード設定回路 | |
| US20020184468A1 (en) | High speed address sequencer | |
| JPS62161399U (ja) | ||
| JPH02239467A (ja) | 記録密度切替回路 | |
| JPH03222539A (ja) | スタートビット検出回路 | |
| JPS60109102U (ja) | デジタル制御回路 | |
| JPH0441383B2 (ja) | ||
| JPH0520872A (ja) | 半導体記憶装置 | |
| JPS6049490A (ja) | プリセッタブル・カウンタ | |
| JPH0758732A (ja) | ビットバッファ回路 | |
| JPS61190389A (ja) | 文字表示装置 | |
| JPS603713B2 (ja) | シフトレジスタの制御方式 | |
| JPH01297747A (ja) | バストレーサ | |
| JPH0637627A (ja) | カウンタ読込み方式 | |
| JPH0946185A (ja) | フリップフロップ、順序回路及び半導体装置 |