JPS6177358A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS6177358A JPS6177358A JP59198839A JP19883984A JPS6177358A JP S6177358 A JPS6177358 A JP S6177358A JP 59198839 A JP59198839 A JP 59198839A JP 19883984 A JP19883984 A JP 19883984A JP S6177358 A JPS6177358 A JP S6177358A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pat
- electrical connection
- polycrystalline
- adhered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
- H10W20/493—Fuses, i.e. interconnections changeable from conductive to non-conductive
Landscapes
- Read Only Memory (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は導電層の溶断の有無により情報を記憶する続出
専用メモリ、所謂フユーズＲＯＭの構造に関する。
専用メモリ、所謂フユーズＲＯＭの構造に関する。
フユーズＲＯＭは、プログラマブルＲＯＭの１種で、集
積回路（ＩＣ）の製造に使うフォトマスクに情報を固定
したマスクＲＯＭに比べ、ユーザが簡易にプログラムで
きるため、装置の開発段階等で広く利用されている。
積回路（ＩＣ）の製造に使うフォトマスクに情報を固定
したマスクＲＯＭに比べ、ユーザが簡易にプログラムで
きるため、装置の開発段階等で広く利用されている。
第４図は従来例によるフユーズＲＯＭの平面図である。
図において、基板上に形成された絶縁層上に厚さ２００
０〜５０００人の多結晶珪素層を被着し、パターニング
して熔融部３八と電気接続部３Ｂを形成する。
０〜５０００人の多結晶珪素層を被着し、パターニング
して熔融部３八と電気接続部３Ｂを形成する。
−電気接続部３Ｂに電気取出部３Ｃを設ける。
熔融部３Ａの幅は、パターニングの精度上最小で１μｍ
程度で、従って熔融部３Ａの断面積は、（２０００〜５
０００人） Ｘ１００ＯＯÅ以上となる。
程度で、従って熔融部３Ａの断面積は、（２０００〜５
０００人） Ｘ１００ＯＯÅ以上となる。
従来のフユーズＲＯＭにおいては、微細化が難しく、従
って書込のための溶断に高電力を必要とし、高集積化、
高信転化が困難であった。
って書込のための溶断に高電力を必要とし、高集積化、
高信転化が困難であった。
上記問題点の解決は、基板上に形成された絶縁層の段差
部に被着された導電層を有し、該導電層の断続により情
報を記憶する本発明による半導体記憶装置により達成さ
れる。
部に被着された導電層を有し、該導電層の断続により情
報を記憶する本発明による半導体記憶装置により達成さ
れる。
第１図（ａｌ、 （ｂｌはそれぞれ本発明によるフユー
ズＲＯＭの平面図と熔融部の断面図である。
ズＲＯＭの平面図と熔融部の断面図である。
第１図（ａ）において、基板上に形成された絶縁層の段
差上に厚さ２０００〜５０００人の多結晶珪素層を被着
し、パターニングして熔融部３Ａと電気接続部３Ｂを形
成する。熔融部３Ａは段差部にのみ多結晶珪素層が残る
ようにする。
差上に厚さ２０００〜５０００人の多結晶珪素層を被着
し、パターニングして熔融部３Ａと電気接続部３Ｂを形
成する。熔融部３Ａは段差部にのみ多結晶珪素層が残る
ようにする。
電気接続部３Ｂに電気取出部３Ｃを設ける。
この場合、熔融部３Ａの断面積は、
（２０００〜５０００人）Ｘ （２０００〜５０００人
’） Ｘ （１／２） 人となり、従来例の１７４〜
１／１０となる。
’） Ｘ （１／２） 人となり、従来例の１７４〜
１／１０となる。
第２図（ａ）、（ト）ｌ、 （Ｃ１は熔融部を製造工程
順に示す断面図、（ｄ）は電気接続部の断面図である。
順に示す断面図、（ｄ）は電気接続部の断面図である。
第２図（ａ）において、基板１の上に第１の絶縁層とし
て熱酸化による二酸化珪素（ＳｉＯｚ）層２を被着し、
２０００人の段差を設ける。
て熱酸化による二酸化珪素（ＳｉＯｚ）層２を被着し、
２０００人の段差を設ける。
第２図０１）において、段差を覆って厚さ２０００人の
多結晶珪素層３を被着する。
多結晶珪素層３を被着する。
多結晶珪素層３の被着は、化学気相成長（ＣＶＤ）法を
用い、０．２〜Ｉ Ｔｏｒｒに減圧して、８００℃でモ
ノシラン（Ｓ ｉ Ｈａ）を熱分解して行う。
用い、０．２〜Ｉ Ｔｏｒｒに減圧して、８００℃でモ
ノシラン（Ｓ ｉ Ｈａ）を熱分解して行う。
第２ 図（Ｃ）において、パターニングして熔融部３Ａ
を形成する。
を形成する。
パターニングはりアクティブ・イオン・エツチング（Ｒ
ＩＥ）により、エツチングガスとして四塩化炭素（ＣＣ
１４）を用い０．５Ｔｏｒｒに減圧して、周波数１３．
５６ＭＩＩＺの電力３００Ｗを印加して異方性エツチン
グを行う。
ＩＥ）により、エツチングガスとして四塩化炭素（ＣＣ
１４）を用い０．５Ｔｏｒｒに減圧して、周波数１３．
５６ＭＩＩＺの電力３００Ｗを印加して異方性エツチン
グを行う。
第２図（（ｆ）において、パターニングして電気接続部
３Ｂを形成し、その上に第２の絶縁層としてＣＶＤによ
るＳｉｎ２層４を被着し、電気取出部３Ｃを開口する。
３Ｂを形成し、その上に第２の絶縁層としてＣＶＤによ
るＳｉｎ２層４を被着し、電気取出部３Ｃを開口する。
Ｓｉｎ、層（７）ＣＶＤ条件は、ＳｉＨ４と酸素（０□
）を用いて０．５Ｔｏｒｒ、 ４２５℃で行う。
）を用いて０．５Ｔｏｒｒ、 ４２５℃で行う。
第３図（ａｌ、 （ｂｌ、 （Ｃ１はそれぞれ本発明に
よる積層構造のフユーズＲＯＭの平面図と、第１熔融部
の断面図と、第２熔融部の断面図である。
よる積層構造のフユーズＲＯＭの平面図と、第１熔融部
の断面図と、第２熔融部の断面図である。
第３図＋ａｌにおいて、基板上に形成された第１の絶縁
層の段差上に厚さ２０００〜５０００人の第１の多結晶
珪素層を被着し、パターニングして第１の熔融部３Ａと
第１の電気接続部３Ｂを形成する。第１の熔融部３＾は
段差部にのみ多結晶珪素層が残るようにする。
層の段差上に厚さ２０００〜５０００人の第１の多結晶
珪素層を被着し、パターニングして第１の熔融部３Ａと
第１の電気接続部３Ｂを形成する。第１の熔融部３＾は
段差部にのみ多結晶珪素層が残るようにする。
第１の電気接続部３Ｂに第１の電気取出部３Ｃを設ける
。
。
さらにその上に第２の絶縁層を被着し、第２の絶縁層の
段差を覆って厚さ２０００〜５０００人の第２の多結晶
珪素層を被着し、パターニングして第２の熔融部５Ａと
第２の電気接続部５Ｂを形成する。第２の熔融部５Ａは
段差部にのみ多結晶珪素層が残るようにする。
段差を覆って厚さ２０００〜５０００人の第２の多結晶
珪素層を被着し、パターニングして第２の熔融部５Ａと
第２の電気接続部５Ｂを形成する。第２の熔融部５Ａは
段差部にのみ多結晶珪素層が残るようにする。
第２の電気接続部５Ｂに第２の電気取出部５Ｃを設ける
。
。
第３図（ｂ）はＡ−Ａ断面図、第３図（Ｃ）はＢ−Ｂ断
面図である。
面図である。
基板１の上に第１の絶縁層として熱酸化によるＳｉ０２
層２を被着し、２０００人の段差を設ける。
層２を被着し、２０００人の段差を設ける。
つぎに段差を覆って厚さ２０００人の第１の多結晶珪素
層３を被着する。
層３を被着する。
つぎにパターニングして第１の熔融部３Ａ、第１の電気
接続部３Ｂを形成し、その上に第２の絶縁層としてＣＶ
ＤによるＳｉｎ、層４を被着し、第１０電気取出部３Ｃ
を開口する。
接続部３Ｂを形成し、その上に第２の絶縁層としてＣＶ
ＤによるＳｉｎ、層４を被着し、第１０電気取出部３Ｃ
を開口する。
つぎに第２の絶縁層４の段差を覆ってＩさ２０００人の
第２の多結晶珪素層５を被着する。
第２の多結晶珪素層５を被着する。
つぎにパターニングして第２の熔融部５八、第２の電気
接続部５Ｂを形成し、その上に第３の絶縁層としてＣＶ
ＤによるＳｉ０２層６を被着し、第２の電気取出部５Ｃ
を開口する。
接続部５Ｂを形成し、その上に第３の絶縁層としてＣＶ
ＤによるＳｉ０２層６を被着し、第２の電気取出部５Ｃ
を開口する。
配線層７，８はアルミニウム（Ａ１）を蒸着して形成す
る。
る。
この積層構造は原理的には何層でも形成可能である。
以上詳細に説明したように本発明によれば、フユーズＲ
ＯＭにおいては、微細化が可能となり、従って書込のた
めの溶断電力を低減し、高集積化、高信頼化に寄与でき
る。
ＯＭにおいては、微細化が可能となり、従って書込のた
めの溶断電力を低減し、高集積化、高信頼化に寄与でき
る。
第１図１８１． （ｂ）はそれぞれ本発明によるフユー
ズＲＯＭの平面図と熔融部の断面図、 第２図＋ａ）、 （ｂ）、 （Ｃ）は熔融部を製造工程
順に示す断面図、＋ｄ＋は電気接続部の断面図、第３図
（ａｌ、 （ｂ）、 （Ｃ１はそれぞれ本発明による積
層構造のフユーズＲＯＭの平面図と、第１熔融部の断面
図と、第２熔融部の断面図、 第４図は従来例によるフユーズＲＯＭの平面図である。 図において、 １は基板、 ２は第１の絶縁層（ＳｉＣｈ層）、 ３は第１の多結晶珪素層、 ３＾は第１の熔融部、 ３Ｂは第１の電気接続部、 ３Ｃは第１の電気取出部、 ４は第２の絶縁層（ＣＶ ＤＳｉ（ｈ層）、５は第２の
多結晶珪素層、 ５Ａは第２の熔融部、 ５Ｂは第２の電気接続部、 ５Ｃは第２の電気取出部、 ６は第３の絶５ｔｉｌｌ （ＣＶ Ｄ Ｓｉ０ｇ層）、
７．８は配線層（Ａｔ層） を示す。 昇３図 第４図 Ｂ−Ｂ訴面
ズＲＯＭの平面図と熔融部の断面図、 第２図＋ａ）、 （ｂ）、 （Ｃ）は熔融部を製造工程
順に示す断面図、＋ｄ＋は電気接続部の断面図、第３図
（ａｌ、 （ｂ）、 （Ｃ１はそれぞれ本発明による積
層構造のフユーズＲＯＭの平面図と、第１熔融部の断面
図と、第２熔融部の断面図、 第４図は従来例によるフユーズＲＯＭの平面図である。 図において、 １は基板、 ２は第１の絶縁層（ＳｉＣｈ層）、 ３は第１の多結晶珪素層、 ３＾は第１の熔融部、 ３Ｂは第１の電気接続部、 ３Ｃは第１の電気取出部、 ４は第２の絶縁層（ＣＶ ＤＳｉ（ｈ層）、５は第２の
多結晶珪素層、 ５Ａは第２の熔融部、 ５Ｂは第２の電気接続部、 ５Ｃは第２の電気取出部、 ６は第３の絶５ｔｉｌｌ （ＣＶ Ｄ Ｓｉ０ｇ層）、
７．８は配線層（Ａｔ層） を示す。 昇３図 第４図 Ｂ−Ｂ訴面
Claims (1)
- 基板上に形成された絶縁層の段差部に被着された導電
層を有し、該導電層の断続により情報を記憶することを
特徴とする半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198839A JPS6177358A (ja) | 1984-09-21 | 1984-09-21 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59198839A JPS6177358A (ja) | 1984-09-21 | 1984-09-21 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6177358A true JPS6177358A (ja) | 1986-04-19 |
Family
ID=16397771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59198839A Pending JPS6177358A (ja) | 1984-09-21 | 1984-09-21 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6177358A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140550A (ja) * | 1986-12-01 | 1988-06-13 | Mitsubishi Electric Corp | 冗長回路用電気ヒユ−ズ |
| JP2004266165A (ja) * | 2003-03-03 | 2004-09-24 | Sharp Corp | 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置 |
-
1984
- 1984-09-21 JP JP59198839A patent/JPS6177358A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140550A (ja) * | 1986-12-01 | 1988-06-13 | Mitsubishi Electric Corp | 冗長回路用電気ヒユ−ズ |
| JP2004266165A (ja) * | 2003-03-03 | 2004-09-24 | Sharp Corp | 不揮発性記憶素子、不揮発性記憶回路、不揮発性記憶カードおよび記録再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI323001B (en) | Semiconductor device and method of fabricating semiconductor device | |
| JPH04348032A (ja) | 半導体装置およびその製造方法 | |
| JPH065707A (ja) | 半導体集積回路用ヒューズ | |
| JP2001284458A (ja) | 半導体装置およびその製造方法 | |
| JPH0368170A (ja) | 薄膜半導体素子の製造方法 | |
| JPH0528501B2 (ja) | ||
| JPS5828856A (ja) | 半導体装置の製造方法 | |
| JPS6056291B2 (ja) | 誘電体絶縁分離基板の製造法 | |
| JPS63258044A (ja) | 半導体用配線の形成方法 | |
| JPH01198061A (ja) | 半導体装置の製造方法 | |
| JPH0783055B2 (ja) | 半導体装置の製造方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPH03149818A (ja) | 半導体装置およびその製造方法 | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JPH03219667A (ja) | 半導体装置及びその製造方法 | |
| JP2581542B2 (ja) | 半導体不揮発性メモリとその製造方法 | |
| JPH10189901A5 (ja) | ||
| JPS60157237A (ja) | 半導体装置の製造方法 | |
| JPH04188850A (ja) | コンタクトホール及びその製造方法 | |
| JPH03112151A (ja) | 能動層積層素子 | |
| JPS6144447A (ja) | 半導体装置の製造方法 | |
| JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPH03159157A (ja) | 半導体装置及びその製造方法 | |
| JPS61179533A (ja) | 半導体装置の製造方法 | |
| JPH0927548A (ja) | アンチヒューズ素子およびその製造方法 |