JPH03159157A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03159157A JPH03159157A JP29831189A JP29831189A JPH03159157A JP H03159157 A JPH03159157 A JP H03159157A JP 29831189 A JP29831189 A JP 29831189A JP 29831189 A JP29831189 A JP 29831189A JP H03159157 A JPH03159157 A JP H03159157A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- film
- semiconductor substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 32
- 229910052796 boron Inorganic materials 0.000 claims abstract description 31
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 29
- 239000011521 glass Substances 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract 3
- 239000000377 silicon dioxide Substances 0.000 claims abstract 3
- 238000000034 method Methods 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 9
- 238000010030 laminating Methods 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 239000000853 adhesive Substances 0.000 abstract 2
- 230000001070 adhesive effect Effects 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000000470 constituent Substances 0.000 abstract 1
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical group [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、加熱処理で粘性流動するＢＰＳＧを絶縁膜と
して備えた半導体装置及びその製造方法に関する。
して備えた半導体装置及びその製造方法に関する。
（ロ）従来の技術
半導体集積回路装置の各素子間の配線は、高集積化に伴
なって多層化が図られている。このような多層配線を行
う場合、下層の配線に依る表面の段差が上層の配線に影
響するため、表面の段差の緩和が望まれる。特に、パタ
ーンが微細化されると、配線の断線が発生し易くなるた
め、段差の緩和、即ち表面の平坦化が重要となる。この
ような平坦化技術は、ＰＳＧやＢＰＳＧの？”、ｆｌＥ
、動性を用いたグラスフローが広く用いられている。Ｐ
ＳＧやＢＰＳＧを用いたグラスフローは、下層配線を形
成した後に層間絶縁膜としてＰＳＧやＢＰＳＧを積層し
、これを加熱することで粘性流動させて段差の緩和を図
るものである。一般には、ＰＳＧよりもＢＰＳＧの方が
融点が低く、低い温度で粘性流動を起すために、ＢＰＳ
Ｇの方が多く用いられている。
なって多層化が図られている。このような多層配線を行
う場合、下層の配線に依る表面の段差が上層の配線に影
響するため、表面の段差の緩和が望まれる。特に、パタ
ーンが微細化されると、配線の断線が発生し易くなるた
め、段差の緩和、即ち表面の平坦化が重要となる。この
ような平坦化技術は、ＰＳＧやＢＰＳＧの？”、ｆｌＥ
、動性を用いたグラスフローが広く用いられている。Ｐ
ＳＧやＢＰＳＧを用いたグラスフローは、下層配線を形
成した後に層間絶縁膜としてＰＳＧやＢＰＳＧを積層し
、これを加熱することで粘性流動させて段差の緩和を図
るものである。一般には、ＰＳＧよりもＢＰＳＧの方が
融点が低く、低い温度で粘性流動を起すために、ＢＰＳ
Ｇの方が多く用いられている。
第４図は従来の半導体装置の製造方法を示す工程順断面
図である。
図である。
先ず、各種の素子が形成されたＳｉ基板（１）上にＳｉ
ｎ、膜（２）を介して１層目のＰｏ１ｙ−５ｉ配線（３
）を形成し、このＰｏ１ｙ −Ｓｉ配線（３）を覆うよ
うにしてＢＰＳＧ膜（４）を形成する（ 第４ （Ａ
ａ ）。このＢＰＳＧ膜（４）は、ＳｉＨ，、Ｂ、Ｈ，
、ＰＨ，及び０！ガス系のＣＶＤ法に依り形成きれる。
ｎ、膜（２）を介して１層目のＰｏ１ｙ−５ｉ配線（３
）を形成し、このＰｏ１ｙ −Ｓｉ配線（３）を覆うよ
うにしてＢＰＳＧ膜（４）を形成する（ 第４ （Ａ
ａ ）。このＢＰＳＧ膜（４）は、ＳｉＨ，、Ｂ、Ｈ，
、ＰＨ，及び０！ガス系のＣＶＤ法に依り形成きれる。
次に、９００℃程度に加熱してＢＰＳＧを軟化させ、粘
性流動に依って表面を平坦化させる（第４図Ｃ）。この
グラスフローは処理温度が９００℃以上となるために、
ＡＰ。
性流動に依って表面を平坦化させる（第４図Ｃ）。この
グラスフローは処理温度が９００℃以上となるために、
ＡＰ。
配線を形成した後の工程では用いることができない。
グラスフローを行った後に、ＢＰＳＧ膜（４）上にフォ
トレジスト（５）を塗布し、上層配線を接続しようとす
る領域に間隙（６）を形成する（第４図Ｃ）。続いて、
フォトレジスト（５）をマスクとしてＢＰＳＧ膜（４）
をエツチングし、Ｓｉ基板（１）に達するコンタクトポ
ール（７）を形成する（第４図ｄ）。このコンタクトホ
ール（７）の形成は、テーパー状とするために、最初に
等方的なウェットエツチングを施してＢＰＳＧ膜（４）
の途中までコンタクトホール（７）を形成し、その後に
反応性イオンエツチング（ＲＩＥ）等の異方性エツチン
グに依って残りのＢＰＳＧ膜（４）をエツチングしてＳ
ｉ基板（１）まで達するコンタクトホールを形成する。
トレジスト（５）を塗布し、上層配線を接続しようとす
る領域に間隙（６）を形成する（第４図Ｃ）。続いて、
フォトレジスト（５）をマスクとしてＢＰＳＧ膜（４）
をエツチングし、Ｓｉ基板（１）に達するコンタクトポ
ール（７）を形成する（第４図ｄ）。このコンタクトホ
ール（７）の形成は、テーパー状とするために、最初に
等方的なウェットエツチングを施してＢＰＳＧ膜（４）
の途中までコンタクトホール（７）を形成し、その後に
反応性イオンエツチング（ＲＩＥ）等の異方性エツチン
グに依って残りのＢＰＳＧ膜（４）をエツチングしてＳ
ｉ基板（１）まで達するコンタクトホールを形成する。
従って、コンタクトホール（７）は、ＢＰＳＧ膜（４）
の表面に向って広がるテーパー状を成すことになる。
の表面に向って広がるテーパー状を成すことになる。
尚、ここでは、グラスフローの後にコンタクトホール（
７）を設けているが、コンタクトホール（７）を設けた
後にグラスフローを行って段差の緩和を行う場合もある
。この場合、コンタクトホール（７）の周辺部のＢＰＳ
Ｇ膜（４）も粘性流動を起すために、コンタクトホール
（７）部分の断差も緩和されることになる。ただし、コ
ンタクトホール（７）の底面に露出するＳｉ基板（１）
が熱酸化される場合や、ＢＰＳＧがコンタクトホール（
７）の底面を覆う場合も考えられるため、グラスフロー
の後にコンタクトホール（７〉内を新たにエツチングす
る必要が生じる。
７）を設けているが、コンタクトホール（７）を設けた
後にグラスフローを行って段差の緩和を行う場合もある
。この場合、コンタクトホール（７）の周辺部のＢＰＳ
Ｇ膜（４）も粘性流動を起すために、コンタクトホール
（７）部分の断差も緩和されることになる。ただし、コ
ンタクトホール（７）の底面に露出するＳｉ基板（１）
が熱酸化される場合や、ＢＰＳＧがコンタクトホール（
７）の底面を覆う場合も考えられるため、グラスフロー
の後にコンタクトホール（７〉内を新たにエツチングす
る必要が生じる。
そして、ＢＰＳＧ膜（４）上に２層目のＡｆｆｉ配線（
８）を形成し、コンタクトホール（７）を介してＳｉ基
板〈１）に接続する。ここで、コンタクトホール（７）
は、Ｓｉ基板（１）に達するもののみでなく、必要に応
じてＰｏ１ｙ−５ｉ配線（３）に達するものも形成され
、Ｐｏ１ｙ−５ｉ配線（３）にＡ！配線（８）が接続さ
れる。
８）を形成し、コンタクトホール（７）を介してＳｉ基
板〈１）に接続する。ここで、コンタクトホール（７）
は、Ｓｉ基板（１）に達するもののみでなく、必要に応
じてＰｏ１ｙ−５ｉ配線（３）に達するものも形成され
、Ｐｏ１ｙ−５ｉ配線（３）にＡ！配線（８）が接続さ
れる。
（ハ）発明が解決しようとする課題
しかしながら、１層目と２層目の層間絶縁膜として用い
られるＢＰＳＧ膜（４）は、フォトレジスト（５）との
密着性が良くないために、ウェットエツチング時にＢＰ
ＳＧ膜（４）とフォトレジスト膜（５）との間にエツチ
ング液が侵入し、ＢＰＳＧ膜（４）が不要な部分までエ
ツチングされる虞れがある。このため、コンタクトホー
ル（７）の形状が崩れ、ＢＰＳＧ膜（４）の破損やＡＱ
配線（８）、Ｐｏ １ｙ−５ｉ配線（３）からの電流の
リークを招いて信頼性を低下させるという問題が生じる
。
られるＢＰＳＧ膜（４）は、フォトレジスト（５）との
密着性が良くないために、ウェットエツチング時にＢＰ
ＳＧ膜（４）とフォトレジスト膜（５）との間にエツチ
ング液が侵入し、ＢＰＳＧ膜（４）が不要な部分までエ
ツチングされる虞れがある。このため、コンタクトホー
ル（７）の形状が崩れ、ＢＰＳＧ膜（４）の破損やＡＱ
配線（８）、Ｐｏ １ｙ−５ｉ配線（３）からの電流の
リークを招いて信頼性を低下させるという問題が生じる
。
そこで本発明は、１＃目と２層目との間の層間絶縁膜と
この層間絶縁膜上に塗布されるフォトレジストとの密着
性をＢＰＳＧの熱流動性を損うことなく向上し、コンタ
クトホールを形成する際の不要なエツチングを防止する
ことを目的とする。
この層間絶縁膜上に塗布されるフォトレジストとの密着
性をＢＰＳＧの熱流動性を損うことなく向上し、コンタ
クトホールを形成する際の不要なエツチングを防止する
ことを目的とする。
（ニ）課題を解決するための手段
本発明は上述の課題を解決するためのもので、半導体基
板或に形成された第１の配線が、ボロンを含む低融点ガ
ラスを主成分とする絶縁膜で覆われ、この絶縁膜上に第
２の配線が形成されると共に、この第２の配線が上記絶
縁膜に形成されるコンタクト孔を介して上記半導体基板
の各領域に接続される半導体装置に於いて、上記絶縁膜
の表面にフォトレジストの密着性が良好な第２の絶縁膜
を形成することを第１の特徴とし、上記絶縁膜のボロン
濃度を表面近傍で低下せしめたことを第２の特徴とする
。
板或に形成された第１の配線が、ボロンを含む低融点ガ
ラスを主成分とする絶縁膜で覆われ、この絶縁膜上に第
２の配線が形成されると共に、この第２の配線が上記絶
縁膜に形成されるコンタクト孔を介して上記半導体基板
の各領域に接続される半導体装置に於いて、上記絶縁膜
の表面にフォトレジストの密着性が良好な第２の絶縁膜
を形成することを第１の特徴とし、上記絶縁膜のボロン
濃度を表面近傍で低下せしめたことを第２の特徴とする
。
そして本発明の製造方法は、半導体基板の一主面に第１
の配線を形成する工程、ボロンを含む低融点ガラスを上
記半導体基板或に積層して上記第１の配線を覆う第１の
絶縁膜を形成する工程、上記第１の絶縁膜上にフォトレ
ジストの密着性が良好な第２の絶縁膜を形成する工程、
この第２の絶縁膜上に所定の間隙を有するフォトレジス
ト膜を形成する工程、このフォトレジスト膜をマスクと
して上記第１及び第２の絶縁膜をエツチングし、上記半
導体基板或いは上記第１の配線に達するコンタクト孔を
形成する工程、このコンタクト孔を介して上記半導体基
板の各領域或いは上記第１の配線に接続される第２の配
線を形成する工程、を含むことを第１の特徴とする。
の配線を形成する工程、ボロンを含む低融点ガラスを上
記半導体基板或に積層して上記第１の配線を覆う第１の
絶縁膜を形成する工程、上記第１の絶縁膜上にフォトレ
ジストの密着性が良好な第２の絶縁膜を形成する工程、
この第２の絶縁膜上に所定の間隙を有するフォトレジス
ト膜を形成する工程、このフォトレジスト膜をマスクと
して上記第１及び第２の絶縁膜をエツチングし、上記半
導体基板或いは上記第１の配線に達するコンタクト孔を
形成する工程、このコンタクト孔を介して上記半導体基
板の各領域或いは上記第１の配線に接続される第２の配
線を形成する工程、を含むことを第１の特徴とする。
さらに、半導体基板の一主面に第１の配線を形成する工
程、ボロンを含む低融点ガラスをボロンの濃度を低下さ
せながら上記半導体基板或に積層して表面近傍でボロン
濃度の低下する絶縁膜を形成する工程、上記第１の絶縁
膜上に所定の間隙を有するフォトレジスト膜を形成する
工程、このフォトレジスト膜をマスクとして上記第１及
び第２の絶縁膜をエツチングし、上記半導体基板或いは
上記第１の配線に達するコンタクト孔を形成する工程、
このコンタクト孔を介して上記半導体基板の各領域或い
は上記第１の配線に接続される第２の配線を形成する工
程、を含むことを第２の特徴とする。
程、ボロンを含む低融点ガラスをボロンの濃度を低下さ
せながら上記半導体基板或に積層して表面近傍でボロン
濃度の低下する絶縁膜を形成する工程、上記第１の絶縁
膜上に所定の間隙を有するフォトレジスト膜を形成する
工程、このフォトレジスト膜をマスクとして上記第１及
び第２の絶縁膜をエツチングし、上記半導体基板或いは
上記第１の配線に達するコンタクト孔を形成する工程、
このコンタクト孔を介して上記半導体基板の各領域或い
は上記第１の配線に接続される第２の配線を形成する工
程、を含むことを第２の特徴とする。
〈ホ）作用
本発明に依れば、１層目と２層目との間の層間絶縁膜の
表面に５ｉｆｔやＰＳＧといったフォトレジストとの密
着性の良い絶縁膜を設けること或いは、層間絶縁膜のボ
ロン濃度を表面近傍で低下させることで、層間絶縁膜と
フォトレジストとの密着性が向上し、コンタクトホール
形成時に所望領域のみエツチングされる。
表面に５ｉｆｔやＰＳＧといったフォトレジストとの密
着性の良い絶縁膜を設けること或いは、層間絶縁膜のボ
ロン濃度を表面近傍で低下させることで、層間絶縁膜と
フォトレジストとの密着性が向上し、コンタクトホール
形成時に所望領域のみエツチングされる。
（へ）実施例
本発明の実施例を図面に従って説明する。
第１図は本発明半導体装置の断面図である。
各種素子の形成されたＳｉ基板（１０）上には、Ｓｉｎ
。
。
膜（１１）を介して１層目のＰｏ１ｙ−５ｉ配腺（１２
）が形成きれる。このｐｏｌｙ −Ｓｉ配線（１２）は
、例えばＭＯＳトランジスタのゲート電極に連続するも
ので、各素子間の電気的接続を成している。また、Ｓｉ
基板（１０）上には、層間絶縁膜となるＢＰＳＧ膜（１
３）がＰｏ１ｙ−５ｉ配線（１２）を覆うように形成さ
れる。このＢＰＳＧ膜（１３）は、ＣＶＤ法に依って一
旦積層された後、グラスフローに依り表面が平坦化され
ている。そして、このＢＰＳＧ膜（１３）表面には薄い
Ｓｉｎ、膜（１４〉が例えば１００人程形成層され、さ
らにＳｉ基板（１０）に達するコンタクトホール（１５
）が形成される。このコンタクトポール（１５〉はＢＰ
ＳＧ膜（１３）の表面に向って広がるテーパー状を成し
、コンタクトホール（１５）からＢＰＳＧ膜（１３）へ
の段差が緩和されている。
）が形成きれる。このｐｏｌｙ −Ｓｉ配線（１２）は
、例えばＭＯＳトランジスタのゲート電極に連続するも
ので、各素子間の電気的接続を成している。また、Ｓｉ
基板（１０）上には、層間絶縁膜となるＢＰＳＧ膜（１
３）がＰｏ１ｙ−５ｉ配線（１２）を覆うように形成さ
れる。このＢＰＳＧ膜（１３）は、ＣＶＤ法に依って一
旦積層された後、グラスフローに依り表面が平坦化され
ている。そして、このＢＰＳＧ膜（１３）表面には薄い
Ｓｉｎ、膜（１４〉が例えば１００人程形成層され、さ
らにＳｉ基板（１０）に達するコンタクトホール（１５
）が形成される。このコンタクトポール（１５〉はＢＰ
ＳＧ膜（１３）の表面に向って広がるテーパー状を成し
、コンタクトホール（１５）からＢＰＳＧ膜（１３）へ
の段差が緩和されている。
Ｓｉｎ、膜（１４）上には２層目のＡ２配線（１６）が
形成され、コンタクトホール（１５）を介してＳｉ基板
（１０）の所定領域、例えばＭｏＳトランジスタのソー
ス或いはドレイン領域に接続される。また、必要に応じ
ては、コンタクトホール（１５）をＰｏ１ｙ−５ｉ配線
（１２）上に形成してＡ！配線（１６）をＰｏ１ｙ−５
ｉ配線（１２）に接続する場合もある。
形成され、コンタクトホール（１５）を介してＳｉ基板
（１０）の所定領域、例えばＭｏＳトランジスタのソー
ス或いはドレイン領域に接続される。また、必要に応じ
ては、コンタクトホール（１５）をＰｏ１ｙ−５ｉ配線
（１２）上に形成してＡ！配線（１６）をＰｏ１ｙ−５
ｉ配線（１２）に接続する場合もある。
このような半導体装置に依れば、ＢＰＳＧ膜（１３）の
表面にフォトレジストとの密着性の良好な５ｉＯ１膜（
１４）が設けられているため、コンタクトホール（ｉｓ
）形成時のエツチングに於いて、エツチングのマスクと
なるフォトレジストとＢＰＳＧ膜との間にエツチング液
が侵入するのか防止され、所望の形状のコンタクトホー
ル（１５）が得られる。また、ＢＰＳＧ膜（１３）上に
設けられる５１０２膜（１４）は、この他にＰＳＧＳ導
膜ォトレジストとの密着性が良好な絶縁材料膜であれば
、同様の効果が得られる。
表面にフォトレジストとの密着性の良好な５ｉＯ１膜（
１４）が設けられているため、コンタクトホール（ｉｓ
）形成時のエツチングに於いて、エツチングのマスクと
なるフォトレジストとＢＰＳＧ膜との間にエツチング液
が侵入するのか防止され、所望の形状のコンタクトホー
ル（１５）が得られる。また、ＢＰＳＧ膜（１３）上に
設けられる５１０２膜（１４）は、この他にＰＳＧＳ導
膜ォトレジストとの密着性が良好な絶縁材料膜であれば
、同様の効果が得られる。
次に、製造方法について説明する。
第２図は本発明製造方法を示す工程順断面図である。
先ずＳｉ基板（１０）−ヒにＳｉｎ、膜（１１）を介し
てＰｏ ｌｙ −５ｉ配線（１２）を形成し、このＰｏ
１ｙ−５ｉ配線（１２）を覆うようにＢＰＳＧ膜（１３
）を形成した後、グラスフローに依って表面を平坦化す
る。この工程は、第４図ａ、ｂの工程と同一である。
てＰｏ ｌｙ −５ｉ配線（１２）を形成し、このＰｏ
１ｙ−５ｉ配線（１２）を覆うようにＢＰＳＧ膜（１３
）を形成した後、グラスフローに依って表面を平坦化す
る。この工程は、第４図ａ、ｂの工程と同一である。
次に、ＢＰＳＧ膜（１３）上に薄いＳｉｎ、膜（１４）
をＣＶＤ法に依り積層する（第２図ｂ）。このＳｉＯｘ
膜（１４）の膜厚は、後に塗布するフォトレジスト（１
７）の密着性を確保し、且つＢＰＳＧ膜（１３）の熱流
動性を損わない程度、例えば１００〜ｔｏｏｏ人程度が
好ましい。続いてフォトレジスト（１７）を５ｉｎｓ膜
（１４）上に塗布し、コンタクトホール（１５）に対応
する間隙（１８）を形成しく第２図Ｃ）、このフォトし
シスト（１７）をマスクとしてエツチングを施し、コン
タクトホール（１５）を形成する（第２図ｄ）。
をＣＶＤ法に依り積層する（第２図ｂ）。このＳｉＯｘ
膜（１４）の膜厚は、後に塗布するフォトレジスト（１
７）の密着性を確保し、且つＢＰＳＧ膜（１３）の熱流
動性を損わない程度、例えば１００〜ｔｏｏｏ人程度が
好ましい。続いてフォトレジスト（１７）を５ｉｎｓ膜
（１４）上に塗布し、コンタクトホール（１５）に対応
する間隙（１８）を形成しく第２図Ｃ）、このフォトし
シスト（１７）をマスクとしてエツチングを施し、コン
タクトホール（１５）を形成する（第２図ｄ）。
このコンタクトホール（１５）の形成は、第′４図ｄと
同様に、最初等実画なウェットエツチングでＢＰＳＧ膜
（１３）の途中までエツチングし、残りを異方性エツチ
ングに依ってエツチングして行う。従って、ＢＰＳＧ膜
（１３）の表面に向って広がるテーパー状のコンタクト
ホール（１５）が得られる。
同様に、最初等実画なウェットエツチングでＢＰＳＧ膜
（１３）の途中までエツチングし、残りを異方性エツチ
ングに依ってエツチングして行う。従って、ＢＰＳＧ膜
（１３）の表面に向って広がるテーパー状のコンタクト
ホール（１５）が得られる。
そして、フォトレジスト（１７）を除去した後に上層の
ＡＱ配線（１６）を形成してＳｉ基板（１０）の所定の
領域に接続する。
ＡＱ配線（１６）を形成してＳｉ基板（１０）の所定の
領域に接続する。
次に本発明の他の実施例について説明する。ＢＰＳＧ膜
へのフォトレジストの密着性は、ＢＰＳＧ膜のボロン濃
度に大きく影響されることを本出願人は確認しており、
このボロン濃度が低くなれば、フォトレジストとの良好
な密着性を得られることが分かっている。
へのフォトレジストの密着性は、ＢＰＳＧ膜のボロン濃
度に大きく影響されることを本出願人は確認しており、
このボロン濃度が低くなれば、フォトレジストとの良好
な密着性を得られることが分かっている。
そこで、ＢＰＳＧ膜のボロン濃度をＢＰＳＧ膜の厚さ有
向に対して第３図のように分布させることで、フォトレ
ジストとの良好な密着性を得ると共に、ＢＰＳＧの特徴
である低温でのグラスフローを可能にしている。即ち、
層間絶縁膜の構造自体は第４図と同一であるが、ＢＰＳ
Ｇ膜中のボロン濃度を表面近傍で低くしたことで、ＢＰ
ＳＧ膜の表面にＰＳＧ膜を形成したことと同様の効果が
得られるものである。このようなりＰＳＧ膜は、膜の深
部ではボロン濃度が高く、低温でのグラスフローが可能
であると共に、表面はボロン濃度が低くフォトレジスト
との良好な密着性が得られる。従って、エツチングの際
のエツチング液の不要な侵入が防止でき、所望のコンタ
クトホールが得られる。
向に対して第３図のように分布させることで、フォトレ
ジストとの良好な密着性を得ると共に、ＢＰＳＧの特徴
である低温でのグラスフローを可能にしている。即ち、
層間絶縁膜の構造自体は第４図と同一であるが、ＢＰＳ
Ｇ膜中のボロン濃度を表面近傍で低くしたことで、ＢＰ
ＳＧ膜の表面にＰＳＧ膜を形成したことと同様の効果が
得られるものである。このようなりＰＳＧ膜は、膜の深
部ではボロン濃度が高く、低温でのグラスフローが可能
であると共に、表面はボロン濃度が低くフォトレジスト
との良好な密着性が得られる。従って、エツチングの際
のエツチング液の不要な侵入が防止でき、所望のコンタ
クトホールが得られる。
上述の如く、表面近傍でボロン濃度の低下するＢＰＳＧ
膜は、ＣＶＤ法に依りＢＰＳＧ膜を積層する際に、ボロ
ンの濃度を積層途中で減少させることで得られる。即ち
、ＢＰＳＧ膜はＳｉＨ４，Ｂｔｕｓ。
膜は、ＣＶＤ法に依りＢＰＳＧ膜を積層する際に、ボロ
ンの濃度を積層途中で減少させることで得られる。即ち
、ＢＰＳＧ膜はＳｉＨ４，Ｂｔｕｓ。
ＰＨ，及び０．ガス系のＣＶＤ法で形成されるため、ボ
ロンの供給源であるＢ、Ｈ，の流量を積層の途中で減少
或いは停止させることで、反応管内のボロン濃度が低下
し、積層されるＢＰＳＧ膜のボロン濃度が低下する。従
って、第３図の如きボロン濃度の分布を有するＢＰＳＧ
膜を得られる。この他、ＢＰＳＧ膜のグラスフローやコ
ンタクトホールの形成については第４図と同一の工程で
実現できる。
ロンの供給源であるＢ、Ｈ，の流量を積層の途中で減少
或いは停止させることで、反応管内のボロン濃度が低下
し、積層されるＢＰＳＧ膜のボロン濃度が低下する。従
って、第３図の如きボロン濃度の分布を有するＢＰＳＧ
膜を得られる。この他、ＢＰＳＧ膜のグラスフローやコ
ンタクトホールの形成については第４図と同一の工程で
実現できる。
尚、本実施例に於いては、ＢＰＳＧ膜をグラスフローに
依って平坦化した後にコンタクトホールを設ける場合を
示したが、コンタクトホールを形成した後にＢＰＳＧ膜
をグラスフローさせて平坦化しても良い。
依って平坦化した後にコンタクトホールを設ける場合を
示したが、コンタクトホールを形成した後にＢＰＳＧ膜
をグラスフローさせて平坦化しても良い。
（ト）発明の効果
本発明にイ衣れば、ＢＰＳＧ膜とフォトレジストとの間
へのエツチング液の侵入が防止できるため、フォトレジ
ストのパターンに従った所定の形状のコンタクトホール
を得ることができ、第１層及び第２層の配線の破損防止
、電流のリーク防止が図れ、信頼性の向上が望める。
へのエツチング液の侵入が防止できるため、フォトレジ
ストのパターンに従った所定の形状のコンタクトホール
を得ることができ、第１層及び第２層の配線の破損防止
、電流のリーク防止が図れ、信頼性の向上が望める。
第１図は本発明半導体装置の断面図、第２図は本発明の
半導体装置の製造方法を示す工程順断面図、第３図は本
発明の他の実施例のＢＰＳＧ膜のボロ・ン濃度の分布を
示す図、第４図は従来の半導体装置の製造方法を示す工
程順断面図である。
半導体装置の製造方法を示す工程順断面図、第３図は本
発明の他の実施例のＢＰＳＧ膜のボロ・ン濃度の分布を
示す図、第４図は従来の半導体装置の製造方法を示す工
程順断面図である。
Claims (6)
- （１）半導体基板上に形成された第１の配線が、ボロン
を含む低融点ガラスを主成分とする絶縁膜で覆われ、 この絶縁膜上に第２の配線が形成されると共に、この第
２の配線が上記絶縁膜に形成されるコンタクト孔を介し
て上記半導体基板の各領域に接続される半導体装置に於
いて、 上記絶縁膜の表面にフォトレジストの密着性が良好な第
２の絶縁膜を形成することを特徴とする半導体装置。 - （２）半導体基板上に形成された第１の配線が、ボロン
を含む低融点ガラスを主成分とする絶縁膜で覆われ、 この絶縁膜上に第２の配線が形成されると共に、この第
２の配線が上記絶縁膜に形成されるコンタクト孔を介し
て上記半導体基板の各領域に接続される半導体装置に於
いて、 上記絶縁膜のボロン濃度を表面近傍で低下せしめたこと
を特徴とする半導体装置。 - （３）半導体基板の一主面に第１の配線を形成する工程
、 ボロンを含む低融点ガラスを上記半導体基板上に積層し
て上記第１の配線を覆う第１の絶縁膜を形成する工程、 上記第１の絶縁膜上にフォトレジストの密着性が良好な
第２の絶縁膜を形成する工程、 この第２の絶縁膜上に所定の間隙を有するフォトレジス
ト膜を形成する工程、 このフォトレジスト膜をマスクとして上記第１及び第２
の絶縁膜をエッチングし、上記半導体基板或いは上記第
１の配線に達するコンタクト孔を形成する工程、 このコンタクト孔を介して上記半導体基板の各領域或い
は上記第１の配線に接続される第２の配線を形成する工
程、 を含むことを特徴とする半導体装置の製造方法。 - （４）上記第２の絶縁膜がリンガラス或いは二酸化シリ
コンからなることを特徴とする請求項第３項記載の製造
方法。 - （５）半導体基板の一主面に第１の配線を形成する工程
、 ボロンを含む低融点ガラスをボロンの濃度を低下させな
がら上記半導体基板上に積層して表面近傍でボロンの濃
度が低下する絶縁膜を形成する工程、 上記第１の絶縁膜上に所定の間隙を有するフォトレジス
ト膜を形成する工程、 このフォトレジスト膜をマスクとして上記第１及び第２
の絶縁膜をエッチングし、上記半導体基板或いは上記第
１の配線に達するコンタクト孔を形成する工程、 このコンタクト孔を介して上記半導体基板の各領域或い
は上記第１の配線に接続される第２の配線を形成する工
程、 を含むことを特徴とする半導体装置の製造方法。 - （６）ボロンを含む低融点ガラスからなる上記絶縁膜を
加熱して粘性流動させ上記第１の配線に依る表面の段差
を緩和する工程を含むことを特徴とする請求項第３項及
び第５項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29831189A JPH03159157A (ja) | 1989-11-16 | 1989-11-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29831189A JPH03159157A (ja) | 1989-11-16 | 1989-11-16 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10177123A Division JP2975930B2 (ja) | 1998-06-24 | 1998-06-24 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03159157A true JPH03159157A (ja) | 1991-07-09 |
Family
ID=17858004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29831189A Pending JPH03159157A (ja) | 1989-11-16 | 1989-11-16 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03159157A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153840A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置およびその製造方法 |
| US5502006A (en) * | 1993-11-02 | 1996-03-26 | Nippon Steel Corporation | Method for forming electrical contacts in a semiconductor device |
-
1989
- 1989-11-16 JP JP29831189A patent/JPH03159157A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502006A (en) * | 1993-11-02 | 1996-03-26 | Nippon Steel Corporation | Method for forming electrical contacts in a semiconductor device |
| JPH07153840A (ja) * | 1993-11-30 | 1995-06-16 | Nec Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02196420A (ja) | 半導体装置の製造方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JPH03159157A (ja) | 半導体装置及びその製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JPS614244A (ja) | 半導体装置の製造方法 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JP2975930B2 (ja) | 半導体装置及びその製造方法 | |
| JPS60217644A (ja) | 半導体装置の製造方法 | |
| JPH045823A (ja) | 半導体装置及びその製造方法 | |
| JPH03166729A (ja) | 半導体装置の製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JPH04123458A (ja) | 半導体装置の製造方法 | |
| JPH0611044B2 (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH03131030A (ja) | 半導体装置の製造方法 | |
| JP2755263B2 (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0319228A (ja) | 半導体集積回路装置の製造方法 | |
| JPS58115834A (ja) | 半導体装置の製造方法 | |
| JPS61113236A (ja) | 半導体装置の製造方法 | |
| JPS5931216B2 (ja) | 半導体装置の製造方法 | |
| JPS6281732A (ja) | 絶縁膜の平坦化方法 | |
| JPH02184030A (ja) | 半導体装置の製造方法 | |
| JPH0476920A (ja) | 半導体装置の製造方法 | |
| JPH03205829A (ja) | 半導体装置の製造方法 |