JPS6178228A - Ｎｒｚ→ｒｚ変換回路 - Google Patents
Ｎｒｚ→ｒｚ変換回路Info
- Publication number
- JPS6178228A JPS6178228A JP20103184A JP20103184A JPS6178228A JP S6178228 A JPS6178228 A JP S6178228A JP 20103184 A JP20103184 A JP 20103184A JP 20103184 A JP20103184 A JP 20103184A JP S6178228 A JPS6178228 A JP S6178228A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- circuit
- nrz
- type flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル伝送装置に於いて使用されるＮＲＺ
−＋ＲＺ変換回路に関するものである。
−＋ＲＺ変換回路に関するものである。
ＮＲＺ信号、ＲＺ倍信号共にディジタル信号の表現方法
の一つである。
の一つである。
第３図（ａｌはＲＺ倍信号（ｂｌはＮＲＺ信号、（ｃｌ
はＣＭｌ信号を夫々示す。
はＣＭｌ信号を夫々示す。
ＲＺ倍信号Ｒｅｔｕｒｎ ｔｏ Ｚ ｅｒｏの略号で、
各信号は第３図ｆａ）に示す様に一旦ゼロラインに戻っ
てから次の正又は負のパルスに移る。
各信号は第３図ｆａ）に示す様に一旦ゼロラインに戻っ
てから次の正又は負のパルスに移る。
ＮＲＺ信号はＮｏｎＲｅｔｕｒｎ ｔｏＺｅｒｏの略号
で、各信号は第３図ｆｂ）に示す様に正又は負の値を常
にとりゼロラインになることはない。
で、各信号は第３図ｆｂ）に示す様に正又は負の値を常
にとりゼロラインになることはない。
第３図は信号が、“１０１０“である場合を例に取って
図示している。
図示している。
尚第３図ｔｃ＋は参考としてＣＭＩ信号を示す。ＣＭｌ
信号は一種のＮＲＺ信号で光伝送系でよく使用される信
号形式である。
信号は一種のＮＲＺ信号で光伝送系でよく使用される信
号形式である。
第４図は従来のＮＲＺ−ＲＺ変換回路の一例を示す図、
第５図は第４図の動作を説明する図である。
第５図は第４図の動作を説明する図である。
図中、１はアンド回路である。
第４図に示す様に、従来のＮＲＺ−ＲＺ変換回路はアン
ド回路１の一人力に第５図（ａ）に示す様なＮＲＺ信号
（ＰＣＭデータ）を入力し、アンド回路１の他入力に第
５図ｆｂ）に示す様なりロックｒを夫々入力し、アンド
回路１の出力から第５図（Ｃ１に示す様なＲＺ倍信号得
る方法を採っていた。
ド回路１の一人力に第５図（ａ）に示す様なＮＲＺ信号
（ＰＣＭデータ）を入力し、アンド回路１の他入力に第
５図ｆｂ）に示す様なりロックｒを夫々入力し、アンド
回路１の出力から第５図（Ｃ１に示す様なＲＺ倍信号得
る方法を採っていた。
然しなから上記従来の方法はクロックｆのデユーティが
変化するとＲＺ倍信号デユーティも変化する。尚此の状
況は第５図［ｂｌ、（Ｃ）に斜線部で表している。
変化するとＲＺ倍信号デユーティも変化する。尚此の状
況は第５図［ｂｌ、（Ｃ）に斜線部で表している。
本発明の目的は上記従来方式の欠点を除去し、クロック
のデユーティが変化してもＲＺ倍信号デユーティは変化
しないＮ Ｒ７，→ＲＺ変換回路を提供することである
。
のデユーティが変化してもＲＺ倍信号デユーティは変化
しないＮ Ｒ７，→ＲＺ変換回路を提供することである
。
問題点を解決するための手段は、ＮＲＺ信号とクロック
信号をアンド回路に入力し、該アンド回路の出力をＤ形
フリップフロップ回路の０人ノコ端子に印加し、該クロ
・７り信号の２倍周波数のクロックを該り形フリップフ
ロップ回路のクロック入力端子に印加することにより達
成される。
信号をアンド回路に入力し、該アンド回路の出力をＤ形
フリップフロップ回路の０人ノコ端子に印加し、該クロ
・７り信号の２倍周波数のクロックを該り形フリップフ
ロップ回路のクロック入力端子に印加することにより達
成される。
本発明に依るとクロック信号を基にして其の２倍周波数
のクロックを作り、此の２倍周波数のクロックをＤ形フ
リップフロップ回路のクロック入力端子に印加し、Ｄ形
フリップフロップ回路のＤ入力端子にＮＲＺ信号を入力
するので、Ｄ形フリップフロップ回路のＱ出力端に発生
する信号は入力ＮＲＺ信号と同一のＲＺ倍信号得られ、
而もクロック信号のデユーティが変化しても出力ＲＺ傷
信号デユーティは変化しないと云う利点が生まれる。
のクロックを作り、此の２倍周波数のクロックをＤ形フ
リップフロップ回路のクロック入力端子に印加し、Ｄ形
フリップフロップ回路のＤ入力端子にＮＲＺ信号を入力
するので、Ｄ形フリップフロップ回路のＱ出力端に発生
する信号は入力ＮＲＺ信号と同一のＲＺ倍信号得られ、
而もクロック信号のデユーティが変化しても出力ＲＺ傷
信号デユーティは変化しないと云う利点が生まれる。
［実施例〕
第１図は本発明に依るＮＲＺ−ＲＺ変換回路の一実施例
を示す図である。
を示す図である。
図中、２は２ｆ作成回路、３はＤ形フリソプフロンプ回
路である。
路である。
以下図に従って本発明の詳細な説明する。
ＮＲＺ信号とクロックｒは従来方式と同じくアンド回路
１に入力される。アンド回路１の出力信号をＤ形フリッ
プフロップ回路３のＤ入力端子に印加する。
１に入力される。アンド回路１の出力信号をＤ形フリッ
プフロップ回路３のＤ入力端子に印加する。
一方りロックｆは２ｆ作成回路２にも入力され、此処で
クロックｆの２倍の周波数を持つクロック２ｆが作成さ
れ、其の出力はＤ形フリップフロン１回路３のＣＩ、Ｋ
端子に印加される。
クロックｆの２倍の周波数を持つクロック２ｆが作成さ
れ、其の出力はＤ形フリップフロン１回路３のＣＩ、Ｋ
端子に印加される。
従ってＤ形フリップフロップ回路３のＱ出力端子にはク
ロック２ｒと同期した同波形のＲＺ倍信号出来る。
ロック２ｒと同期した同波形のＲＺ倍信号出来る。
此のＲ］ｉ号のデユーティは正確に５０％であり、クロ
ックｆのデユーティの変化により影響されることはない
。
ックｆのデユーティの変化により影響されることはない
。
第２図は本発明に依るＮＲＺ−ＲＺ変換回路の別の一実
施例を示す図である。
施例を示す図である。
図中、４は１／２分周回路である。
本発明ではクロックｆは２ｆ作成回路２に入力され、此
処でクロックｆの２倍の周波数を持つクロック２ｒが作
成され、此のクロック２ｆを更に１／２分周回路４に入
力して周波数ｆのクロックを作る。此の様にして作られ
たクロックとＮＲＺ信号がアンド回路１に人力されるの
で、アンド回路１の出力ＲＺ傷信号デユーティは正確に
５０％であり、クロックｆのデユーティの変化はなく、
影響を受けることはない。
処でクロックｆの２倍の周波数を持つクロック２ｒが作
成され、此のクロック２ｆを更に１／２分周回路４に入
力して周波数ｆのクロックを作る。此の様にして作られ
たクロックとＮＲＺ信号がアンド回路１に人力されるの
で、アンド回路１の出力ＲＺ傷信号デユーティは正確に
５０％であり、クロックｆのデユーティの変化はなく、
影響を受けることはない。
周知の様に光伝送系に於いては、伝送符号形式にＣＭＩ
符号、ＲＺ符号の２種類があり、此の各種符号の変換を
１枚のプリント板でストランプにより切換える際、クロ
ックのデユーティの変化により変換されたＲＺ符号のデ
ユーティが変わらないので極°めて有効である。
符号、ＲＺ符号の２種類があり、此の各種符号の変換を
１枚のプリント板でストランプにより切換える際、クロ
ックのデユーティの変化により変換されたＲＺ符号のデ
ユーティが変わらないので極°めて有効である。
以上詳細に説明した様に本発明によれば、クロックのデ
ユーティが変化してもＲＺ倍信号デユーティが変化しな
いＮＲＺ−ＲＺ変換回路を実現出来ると云う大きい効果
がある。
ユーティが変化してもＲＺ倍信号デユーティが変化しな
いＮＲＺ−ＲＺ変換回路を実現出来ると云う大きい効果
がある。
第１図は本発明に依るＮＲＺ−ＲＺ変換回路の一実施例
を示す図である。 第２図は本発明に依るＮＲＺ−ＲＺ変換回路の別の一実
施例を示す図である。 第３図ｆａｌはＲＺ倍信号（ｂｌはＮＲＺ信号、ｔｃ＋
はＣＭｌ信号を夫々示す。 第４図は従来のＮＲＺ−ＲＺ変換回路の一例を示す図で
ある。 第５図は第４図の動作を説明する図である。 図中、１はアンド回路、２は２ｒ作成回路、３はＤ形フ
リップフロップ回路、４は１／２分周回路である。 箒 １ 釣 １Ｆ ２ 目
を示す図である。 第２図は本発明に依るＮＲＺ−ＲＺ変換回路の別の一実
施例を示す図である。 第３図ｆａｌはＲＺ倍信号（ｂｌはＮＲＺ信号、ｔｃ＋
はＣＭｌ信号を夫々示す。 第４図は従来のＮＲＺ−ＲＺ変換回路の一例を示す図で
ある。 第５図は第４図の動作を説明する図である。 図中、１はアンド回路、２は２ｒ作成回路、３はＤ形フ
リップフロップ回路、４は１／２分周回路である。 箒 １ 釣 １Ｆ ２ 目
Claims (1)
- ＮＲＺ信号とクロック信号をアンド回路に入力し、該ア
ンド回路の出力をＤ形フリップフロップ回路のＤ入力端
子に印加し、該クロック信号の２倍周波数のクロックを
該Ｄ形フリップフロップ回路のクロック入力端子に印加
することを特徴とするＮＲＺ→ＲＺ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20103184A JPS6178228A (ja) | 1984-09-26 | 1984-09-26 | Ｎｒｚ→ｒｚ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20103184A JPS6178228A (ja) | 1984-09-26 | 1984-09-26 | Ｎｒｚ→ｒｚ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6178228A true JPS6178228A (ja) | 1986-04-21 |
Family
ID=16434295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20103184A Pending JPS6178228A (ja) | 1984-09-26 | 1984-09-26 | Ｎｒｚ→ｒｚ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6178228A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216984A (en) * | 1991-07-26 | 1993-06-08 | Nissan Motor Co., Ltd. | V-type internal combustion engine with improved water pump driving arrangement |
-
1984
- 1984-09-26 JP JP20103184A patent/JPS6178228A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216984A (en) * | 1991-07-26 | 1993-06-08 | Nissan Motor Co., Ltd. | V-type internal combustion engine with improved water pump driving arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59112747A (ja) | ２進デ−タ受信機 | |
| WO2000049713A1 (en) | Digital pulse width modulator | |
| US4845727A (en) | Divider circuit | |
| DE1947381A1 (de) | Signalerzeugungsschaltungen | |
| US4264973A (en) | Circuitry for transmitting clock information with pulse signals and for recovering such clock information | |
| US4928289A (en) | Apparatus and method for binary data transmission | |
| US4773084A (en) | Synchronizing pattern | |
| JPH0821859B2 (ja) | Ｄ／ａ変換方式 | |
| DE3031579A1 (de) | Dmi-codierer | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| JPH052016B2 (ja) | ||
| JPH0376311A (ja) | パルス幅変調回路 | |
| JP2513789B2 (ja) | 信号処理プロセッサ | |
| JPH0250549B2 (ja) | ||
| JPH0338115A (ja) | データ送信装置 | |
| JPS6212239A (ja) | デ−タ通信方式 | |
| JPS62128213A (ja) | Ｄ／ａ変換器 | |
| JPH0366848B2 (ja) | ||
| JPS63309005A (ja) | 位相変調回路 | |
| JPH0143489B2 (ja) | ||
| JPH025053B2 (ja) | ||
| JPS63226121A (ja) | 直並列変換回路 | |
| JPS6264119A (ja) | タイミング生成回路 | |
| JPS63198431A (ja) | 補助信号伝送方法 | |
| JPH03236619A (ja) | 高速用ディジタルフィルタ |