JPS61805A - 制御用計算機 - Google Patents
制御用計算機Info
- Publication number
- JPS61805A JPS61805A JP12249584A JP12249584A JPS61805A JP S61805 A JPS61805 A JP S61805A JP 12249584 A JP12249584 A JP 12249584A JP 12249584 A JP12249584 A JP 12249584A JP S61805 A JPS61805 A JP S61805A
- Authority
- JP
- Japan
- Prior art keywords
- data
- strobe
- output
- line
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は工業プロセスの制御用計算機に関するもので
ある。
ある。
第１図は例えばオーム社発行（昭和５７年３月２０日）
の「入出力制御とシステム構成」内に記載されている従
来の制御用計算機の出力方式を示すブロック図であり、
第２図はその動作タイミング図である。第１図において
（１）は計算機、（２）はＤフリップ７０ッグである。
の「入出力制御とシステム構成」内に記載されている従
来の制御用計算機の出力方式を示すブロック図であり、
第２図はその動作タイミング図である。第１図において
（１）は計算機、（２）はＤフリップ７０ッグである。
計算機（１）は演算結果にもとづいて制御指令ＩＫ’ま
たはｌＬｌを出力するものとする。
たはｌＬｌを出力するものとする。
計算機（１）は制御指令に対応するデータをＤフリップ
フロップ（２）のデータ人力りに出力する。次に第２図
に示す波形のストローブパルスをＤフリラグフロップの
クロック人力Ｃに出力する。Ｄフリップフロッグ（２）
はクロック人力Ｃの入力がｌＬＩからｌＨｌに遷移する
時、その直前のデータ人力りの信号を出力Ｑに現わす動
作をする。したがって計算機（１）の出力したデータが
制御指令として出力される。
フロップ（２）のデータ人力りに出力する。次に第２図
に示す波形のストローブパルスをＤフリラグフロップの
クロック人力Ｃに出力する。Ｄフリップフロッグ（２）
はクロック人力Ｃの入力がｌＬＩからｌＨｌに遷移する
時、その直前のデータ人力りの信号を出力Ｑに現わす動
作をする。したがって計算機（１）の出力したデータが
制御指令として出力される。
第２図は従来の制御用計算機の出力方式の動作を示すタ
イミング図で、ＡはＩＬＩを出力する場合、Ｂは’Ｈ１
を出力する場合である。いづれの場合もストローブパル
スがＩＬＩからｌＨｌに遷移する時、その直前のデータ
を有効とするものである。
イミング図で、ＡはＩＬＩを出力する場合、Ｂは’Ｈ１
を出力する場合である。いづれの場合もストローブパル
スがＩＬＩからｌＨｌに遷移する時、その直前のデータ
を有効とするものである。
尚、斜線部分は任意の値を取り得ることを示す。
すなわち、ストローブがＩＬＩから’Ｈ１に遷移する時
刻の前後で、限定された時間に出力として有効なデータ
がＤフリップフロップ（２）のデータ人力りに供給され
るが、前記の時間以外は任意のデータが供給されている
。
刻の前後で、限定された時間に出力として有効なデータ
がＤフリップフロップ（２）のデータ人力りに供給され
るが、前記の時間以外は任意のデータが供給されている
。
従来の制御用計算機の出力方式は以上のように構成され
ているので計算機（１）のデータ線がＩＨ’ ｔたはＩ
Ｌｌに固着する故障が発生した場合には誤まった制御指
令が出力されること。また、ストローブ線に雑音が混入
した場合にも、データが有効なタイミングで無ければ、
任意のデータがラッチされ誤まった制御指令が出力され
るおそれがあった。
ているので計算機（１）のデータ線がＩＨ’ ｔたはＩ
Ｌｌに固着する故障が発生した場合には誤まった制御指
令が出力されること。また、ストローブ線に雑音が混入
した場合にも、データが有効なタイミングで無ければ、
任意のデータがラッチされ誤まった制御指令が出力され
るおそれがあった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、計算機（１）は出力の度にデータ
線および第１、第２のストローブ線の論理レベルを一時
的に遷移させるように構成し、データ線と第１のストロ
ーブ線の遷移が同時に起きた場合はｌＨりをラッチまた
データ線と第２のストローブ線の遷移が同時に起きた場
合はｌＬｌをラッチさせることにより、データ線の故障
の発見が容易であり、かつ耐ノイズ性に勝れた出力方式
を有する制御用計算機を提供するものである。
めになされたもので、計算機（１）は出力の度にデータ
線および第１、第２のストローブ線の論理レベルを一時
的に遷移させるように構成し、データ線と第１のストロ
ーブ線の遷移が同時に起きた場合はｌＨりをラッチまた
データ線と第２のストローブ線の遷移が同時に起きた場
合はｌＬｌをラッチさせることにより、データ線の故障
の発見が容易であり、かつ耐ノイズ性に勝れた出力方式
を有する制御用計算機を提供するものである。
以下、この発明の一実施例を図について説明する。第３
図において（３）はＲ−Ｓフリップ７０ツブ、ｉ４）
、 （５）は負論理層のである。
図において（３）はＲ−Ｓフリップ７０ツブ、ｉ４）
、 （５）は負論理層のである。
＃ｔ−算機（１）はデータとともに、ストローブＳおよ
びストローブＲを出力する第４図はこれらの動作タイミ
ングを示したものである。
びストローブＲを出力する第４図はこれらの動作タイミ
ングを示したものである。
第４図ＡはＩＨ’を出力する場合のタイミングを示すも
ので、データがＩＬＩの期間とストローブＳのＩＬｌの
期間が一致するので、負論理ＡＮＤ （４）の出力から
Ｒ−Ｓフリップフロップ（３）のヒツト人力ｇに’Ｌｌ
が入力され出力ＱにＩＨＩが現われる。
ので、データがＩＬＩの期間とストローブＳのＩＬｌの
期間が一致するので、負論理ＡＮＤ （４）の出力から
Ｒ−Ｓフリップフロップ（３）のヒツト人力ｇに’Ｌｌ
が入力され出力ＱにＩＨＩが現われる。
第４図ＢはＩＬＩを出力する場合のタイミングを示すも
ので、データがＩＬＩの期間とストローブＲのＩＬＩの
期間が一致するので、負論理ＡＮＤ （５）の出力から
Ｒ−Ｓフリップフロップ（３）のリセット人力ｋにＩＬ
Ｉが入力され出力ＱにＩＬＩが現われる。
ので、データがＩＬＩの期間とストローブＲのＩＬＩの
期間が一致するので、負論理ＡＮＤ （５）の出力から
Ｒ−Ｓフリップフロップ（３）のリセット人力ｋにＩＬ
Ｉが入力され出力ＱにＩＬＩが現われる。
以上のように、この発明によれば計算機（１）は、出力
の度に遷移するデータとともにストローブＳおよびスト
ローブＲを出力し、データとストローブＳの遷移の時刻
が一致した場合はＩＨＩをラッチまたデータとストロー
ブＲの遷移の時刻が一致した場合はＩＬＩをラッチする
ように構成したので、データ線およびストローブ線の周
期的な遷移を監視（−視装置は図示していない）するこ
とによりデータ線またはストローブ線がｌＨｌまたはＩ
ＬＩに固着し九故障を検出することができる。
の度に遷移するデータとともにストローブＳおよびスト
ローブＲを出力し、データとストローブＳの遷移の時刻
が一致した場合はＩＨＩをラッチまたデータとストロー
ブＲの遷移の時刻が一致した場合はＩＬＩをラッチする
ように構成したので、データ線およびストローブ線の周
期的な遷移を監視（−視装置は図示していない）するこ
とによりデータ線またはストローブ線がｌＨｌまたはＩ
ＬＩに固着し九故障を検出することができる。
また、ストローブに雑音が混入しても、その時点でデー
タが遷移していなければＲ−８フリツプフロツグの出力
は変化しない。
タが遷移していなければＲ−８フリツプフロツグの出力
は変化しない。
第１図は従来の制御用計算機の出力装置を示すブロック
図、第２図はその動作タイミング図、第３図はこの発明
の一実施例による制御用計算機の出力装置を示すブロッ
ク図、第４図はその動作タイミング図である。 （１）計算機、（３）ラッチ、（４） ＡＮＤ 、 （
５） ＡＮＤなお、図中同一符号は同−又は、相当部分
を示すＯ
図、第２図はその動作タイミング図、第３図はこの発明
の一実施例による制御用計算機の出力装置を示すブロッ
ク図、第４図はその動作タイミング図である。 （１）計算機、（３）ラッチ、（４） ＡＮＤ 、 （
５） ＡＮＤなお、図中同一符号は同−又は、相当部分
を示すＯ
Claims (1)
- （１）計算機が演算結果にもとづいて２値の制御指令を
ラッチを介してプロセスに出力する場合において、計算
機からデータと第１および第２のストローブを出力し、
データと第１のストローブの遷移が同時刻に起きたこと
を検出する第１のＡＮＤ、データと第２のストローブの
遷移が同時刻に起きたことを検出する第２のＡＮＤ、第
１のＡＮＤの有意出力で第１の値のデータを、第２のＡ
ＮＤの有意出力で第２の値のデータをラッチするラッチ
で構成し、データと第１および第２のストローブを遷移
させる時刻により出力するデータの値を識別することを
特徴とする制御用計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12249584A JPS61805A (ja) | 1984-06-12 | 1984-06-12 | 制御用計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12249584A JPS61805A (ja) | 1984-06-12 | 1984-06-12 | 制御用計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61805A true JPS61805A (ja) | 1986-01-06 |
Family
ID=14837256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12249584A Pending JPS61805A (ja) | 1984-06-12 | 1984-06-12 | 制御用計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61805A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3817576A1 (de) * | 1987-05-21 | 1988-12-08 | Shimano Industrial Co | Antriebszahnrad fuer ein fahrrad |
-
1984
- 1984-06-12 JP JP12249584A patent/JPS61805A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3817576A1 (de) * | 1987-05-21 | 1988-12-08 | Shimano Industrial Co | Antriebszahnrad fuer ein fahrrad |
| US4869709A (en) * | 1987-05-21 | 1989-09-26 | Shimano Industrial Company Limited | Driving gear for a bicycle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5117443A (en) | Method and apparatus for operating at fractional speeds in synchronous systems | |
| JPS61805A (ja) | 制御用計算機 | |
| JP2794441B2 (ja) | Ｐｗｍ制御装置 | |
| JPS61806A (ja) | 制御用計算機 | |
| JP2794440B2 (ja) | Ｐｗｍ制御装置 | |
| JPS6061816A (ja) | 電源制御回路方式 | |
| JPS605492A (ja) | 半導体メモリ装置のアドレスバツフア回路 | |
| JPS62235673A (ja) | マイクロコンピユ−タ | |
| JPS62258515A (ja) | ラツチ回路 | |
| JPS59121519A (ja) | 入出力制御装置におけるクロツク停止制御方式 | |
| JPH01181147A (ja) | ワンチップマイクロコンピュータ | |
| JPS60107152A (ja) | メモリ制御装置 | |
| JPS59229794A (ja) | 直／並列変換回路 | |
| JPS6298761A (ja) | 半導体装置 | |
| JPS60149222A (ja) | 論理回路 | |
| JPH0432914A (ja) | リセット要因識別回路 | |
| JPS61125267A (ja) | 回線状態監視信号フエ−ルセ−フ方式 | |
| JPH0128351B2 (ja) | ||
| JPS6340410A (ja) | 信号制御回路 | |
| JPH04196723A (ja) | Ｐｗｍ制御装置 | |
| JPH02130024A (ja) | カウンタラツチ回路 | |
| JPH03127949U (ja) | ||
| JPS61202238A (ja) | マイクロプロセツサのダイナミツクバ−ンイン方法 | |
| JPS641063A (en) | Restoring method for logic circuit diagram | |
| JPS582050U (ja) | 接続状態検出回路 |