JPS61806A - 制御用計算機 - Google Patents
制御用計算機Info
- Publication number
- JPS61806A JPS61806A JP12249684A JP12249684A JPS61806A JP S61806 A JPS61806 A JP S61806A JP 12249684 A JP12249684 A JP 12249684A JP 12249684 A JP12249684 A JP 12249684A JP S61806 A JPS61806 A JP S61806A
- Authority
- JP
- Japan
- Prior art keywords
- data
- strobe
- output
- computer
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、工業プロセスの制御用計算機に関するもの
である０ 〔従来の技術〕 第１図は例えばオーム社発行（昭５ＦＩ′１５７年３月
２０日）の「入出力制御とシステム構成Ｊ内に記載され
ている従来の制御用計算機の出力方式を示すブロック図
であり、第２図唸その動作タイミング図である。第１図
において（１）は計算機、（２）はＤクリップロップで
ある。計算機（１）は演算結果にもとづいて制御指令Ｉ
Ｈ’または′Ｌｌを出力するものとする０ 計算機（１）は制御指令に対応するデータをＤフリップ
フロップ（２）のデータ人力りに出力する。次に第２図
に示す波形のストローブパルスをＤフリラグフロックの
クロック人力Ｃに出力する。Ｄフリップフロッグ（２）
は、クロック人力Ｃの入力がＩＬＩからｌＨＩに遷移す
る時、その直前のデータ人力りの信号を出力Ｑに現わす
動作をする。従って計算機（１）の出力したデータが制
御指令として出力される０第２図は従来の制御用計算機
の出力方式の動作を示すタイミング図で、ＡはＩＬＩを
出力する場合、ＢはＩＨ’を出力する場合である。いづ
れの場合もストローブパルスが’Ｌｌから′ＨＩに遷移
する時、その直前のデータを有効とするものである０尚
、斜線部分は任意の値を取り得ることを示す。
である０ 〔従来の技術〕 第１図は例えばオーム社発行（昭５ＦＩ′１５７年３月
２０日）の「入出力制御とシステム構成Ｊ内に記載され
ている従来の制御用計算機の出力方式を示すブロック図
であり、第２図唸その動作タイミング図である。第１図
において（１）は計算機、（２）はＤクリップロップで
ある。計算機（１）は演算結果にもとづいて制御指令Ｉ
Ｈ’または′Ｌｌを出力するものとする０ 計算機（１）は制御指令に対応するデータをＤフリップ
フロップ（２）のデータ人力りに出力する。次に第２図
に示す波形のストローブパルスをＤフリラグフロックの
クロック人力Ｃに出力する。Ｄフリップフロッグ（２）
は、クロック人力Ｃの入力がＩＬＩからｌＨＩに遷移す
る時、その直前のデータ人力りの信号を出力Ｑに現わす
動作をする。従って計算機（１）の出力したデータが制
御指令として出力される０第２図は従来の制御用計算機
の出力方式の動作を示すタイミング図で、ＡはＩＬＩを
出力する場合、ＢはＩＨ’を出力する場合である。いづ
れの場合もストローブパルスが’Ｌｌから′ＨＩに遷移
する時、その直前のデータを有効とするものである０尚
、斜線部分は任意の値を取り得ることを示す。
すなわちストａ−ブがＩＬＩからｌ′ＨＩに遷移する時
刻の前後で、限定された時間に出力として有効なデータ
がＤフリップフロップ（２）のデータ人力りに供給され
るが、前記の時間以外は任意のデータが供給されている
。
刻の前後で、限定された時間に出力として有効なデータ
がＤフリップフロップ（２）のデータ人力りに供給され
るが、前記の時間以外は任意のデータが供給されている
。
従来の制御用計算機の出力方式は以上のように構成され
ているので計算機（１）のデータ線がＩＨｌまたはｌＨ
ｌに固着する故障が発生した場合には誤まった制御指令
が出力されること。またストローブ線に雑音が混入した
場合にも、データが有効なタイミングで無ければ任意の
データがラッチされ＠まった制御指令が出力されるおそ
れがあった。
ているので計算機（１）のデータ線がＩＨｌまたはｌＨ
ｌに固着する故障が発生した場合には誤まった制御指令
が出力されること。またストローブ線に雑音が混入した
場合にも、データが有効なタイミングで無ければ任意の
データがラッチされ＠まった制御指令が出力されるおそ
れがあった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、計算機（１）は出力の度にデータ
線およびストロ−グーの論理レベルを一時的に遷移させ
るように構成し、データ線とストローブ線の遷移が同時
刻に起きた場合はＩＨＩをラッチ、また異なる時刻に起
きた場合はＩＬＩをラッチさせることにより、データ線
の故障の発見が容易で６９、かつ耐ノイズ性に勝れた出
力方式を有する制御用計算機を提供するものである。
めになされたもので、計算機（１）は出力の度にデータ
線およびストロ−グーの論理レベルを一時的に遷移させ
るように構成し、データ線とストローブ線の遷移が同時
刻に起きた場合はＩＨＩをラッチ、また異なる時刻に起
きた場合はＩＬＩをラッチさせることにより、データ線
の故障の発見が容易で６９、かつ耐ノイズ性に勝れた出
力方式を有する制御用計算機を提供するものである。
以下、この発明の一実施例を図について説明する０
第１図において計算機（１）は、第３図に示すタイミン
グでデータおよびストローブを出力する。
グでデータおよびストローブを出力する。
第３図ＡはｌＨｌを出力する場合のタイミングを示すも
ので、データがＩＬＩの期間にストローブが１Ｌ′から
′Ｈｌに遷移するので、Ｄクリップロップ（２）の出力
Ｑ Ｋ ＩＬＩが現われる。
ので、データがＩＬＩの期間にストローブが１Ｌ′から
′Ｈｌに遷移するので、Ｄクリップロップ（２）の出力
Ｑ Ｋ ＩＬＩが現われる。
第３図ＢはｌＨｌを出力する場合のタイミングを示すも
ので、データが’Ｈ＃ Ｉ ＩＬＩ 、 ＩＨＩと遷
移した時刻とストローブの遷移の時刻が異なっている。
ので、データが’Ｈ＃ Ｉ ＩＬＩ 、 ＩＨＩと遷
移した時刻とストローブの遷移の時刻が異なっている。
すなわちデータがｌＨｌの期間にストローブがｌＬｌか
らＩＨＩに遷移するのでＤフリップフロップ（２）の出
力ＱにｌＨＩが現われる。
らＩＨＩに遷移するのでＤフリップフロップ（２）の出
力ＱにｌＨＩが現われる。
以上のように、この発明によれば計算機（１）はデータ
線とストローブ線の論理レベルを遷移させる時刻によ如
、出力するデータの値を識別するように構成したので、
データ線上の信号レベルはデータの出力される度に一時
的遷移を繰返すから、この信号レベルの遷移を監視（監
視装置は図示していない）することによシデータ線がＩ
Ｈ’またはＩＬＩへ固着した故障を検出することができ
る０また、例えば速断器の投入と引外し指令のように計
算機から独立したデータとして出力される場合が多いが
、このような応用に対してはデータ線とストローブ線の
遷移が同一時刻に起きた時にラッチされる出力を用いれ
ば、ストローブ線に雑音が混入しても誤って速断器を投
入させたり、引外しｆｔ、Ｄすることが避けられる。
線とストローブ線の論理レベルを遷移させる時刻によ如
、出力するデータの値を識別するように構成したので、
データ線上の信号レベルはデータの出力される度に一時
的遷移を繰返すから、この信号レベルの遷移を監視（監
視装置は図示していない）することによシデータ線がＩ
Ｈ’またはＩＬＩへ固着した故障を検出することができ
る０また、例えば速断器の投入と引外し指令のように計
算機から独立したデータとして出力される場合が多いが
、このような応用に対してはデータ線とストローブ線の
遷移が同一時刻に起きた時にラッチされる出力を用いれ
ば、ストローブ線に雑音が混入しても誤って速断器を投
入させたり、引外しｆｔ、Ｄすることが避けられる。
第１図は従来の制御用計算機の出力方式を示すブロック
図、第２−はその動作タイミング図、第３図はこの発明
の一実施例による制御用計算機の出力方式の動作タイミ
ング図である０ （１）計算機 （２）ラッチ
図、第２−はその動作タイミング図、第３図はこの発明
の一実施例による制御用計算機の出力方式の動作タイミ
ング図である０ （１）計算機 （２）ラッチ
Claims (1)
- （１）計算機が演算結果にもとづいて２値の制御指令を
ラッチを介してプロセスに出力する構成において、計算
機からデータとストローブを出力する場合、データとス
トローブの遷移を同時刻に起した時は第１の値のデータ
、データとストローブの遷移を異なる時刻に起した時は
第２のデータとしてラッチさせ、データとストローブを
遷移させる時刻により出力するデータの値を識別するよ
うにしたことを特徴とする制御用計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12249684A JPS61806A (ja) | 1984-06-12 | 1984-06-12 | 制御用計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12249684A JPS61806A (ja) | 1984-06-12 | 1984-06-12 | 制御用計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61806A true JPS61806A (ja) | 1986-01-06 |
Family
ID=14837278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12249684A Pending JPS61806A (ja) | 1984-06-12 | 1984-06-12 | 制御用計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61806A (ja) |
-
1984
- 1984-06-12 JP JP12249684A patent/JPS61806A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4277754A (en) | Digital frequency-phase comparator | |
| JPH0541088A (ja) | 半導体集積回路 | |
| WO1987001220A1 (en) | Apparatus and method for detecting time-related faults | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| JPS61806A (ja) | 制御用計算機 | |
| US6205192B1 (en) | Clock input control circuit | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| US5751644A (en) | Data transition detect write control | |
| US3278852A (en) | Redundant clock pulse source utilizing majority logic | |
| US6175257B1 (en) | Integrated circuit comprising a master circuit working at a first frequency to control slave circuits working at a second frequency | |
| JPS61805A (ja) | 制御用計算機 | |
| JPS6243215A (ja) | 多数決判定機能を有する同期検出回路 | |
| JP2810584B2 (ja) | シリアルデータ転送回路 | |
| JPH10126228A (ja) | デジタル波形整形回路 | |
| JP2595104Y2 (ja) | 差動ゲートによるタイミング調整回路 | |
| SU1298746A1 (ru) | Устройство дл формировани адреса следующей микрокоманды | |
| KR960007955Y1 (ko) | 피엘씨의 인터럽트 입력장치 | |
| JPH0719205B2 (ja) | 連続デ−タ検出回路 | |
| JPH054052U (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPH03271831A (ja) | シリアルデータの割込み処理方式 | |
| JPS61115159A (ja) | 信号列選択装置 | |
| JPS63254823A (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH02232710A (ja) | 半導体集積回路 | |
| JPH04345247A (ja) | 多重スキャン回路 | |
| JPH05291947A (ja) | 位相比較回路 |