JPS6180846A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6180846A
JPS6180846A JP59201674A JP20167484A JPS6180846A JP S6180846 A JPS6180846 A JP S6180846A JP 59201674 A JP59201674 A JP 59201674A JP 20167484 A JP20167484 A JP 20167484A JP S6180846 A JPS6180846 A JP S6180846A
Authority
JP
Japan
Prior art keywords
chip
microcomputer
memory
lsi package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59201674A
Other languages
English (en)
Inventor
Yoshiaki Yamashita
山下　慶晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59201674A priority Critical patent/JPS6180846A/ja
Publication of JPS6180846A publication Critical patent/JPS6180846A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Microcomputers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置特にマイクロコンピュータのメモ
リー容−ｉＫ関する。
〔発明の背景〕
従来の半導体装置では１例えばＧＡＩＮ３８号日立製作
所発行（１９８３年５月）における５頁に示されるよう
に、ＥＰＲＯＭ搭載形のマイクロコンピュータが知られ
ている。
この方法は、マイクロコンピュータパッケージ上面に搭
載されるメモリ素子の容量が選択可能なため、同一機能
を持ったシングルチップマイクロコンピュータに比ベメ
モリ容量が増加するが、プリント基板実装時、高さに注
意する必要があった。
〔発明の目的〕
本発明の目的は、１つのＬＳＩパッケージでメモリ容素
の増加が可能なマイクロコンピータを含む半導体装置を
提供することにある。
〔発明の概要〕
本発明は、搭載面にマイクロコンビエータチップを搭載
したＬＳＩパッケージにおいて、マイクロコンピュータ
チップ上にメモリーチップを搭載することを特徴とする
ものである。
〔発明の実施例〕
以下１本発明の一実施例を図面を参照して説明する。
第３図は１本発明の上面図であり第４図は第３図におけ
るＡ−Ａ断面図、第３図に示す半導体装置は、第１図に
示すマイクロコンピュータチップと、第２図に示すメモ
リチップと、ＬＳＩパッケージ５から構成されている。
ＬＳＩパッケージ５の搭載面であるαには、マイクロコ
ンピュータチップ１が搭載されている。このマイクロコ
ンピュータチップ１には、ＬＳＩパッケージ５のピンに
接続するためのポンディングパッド２とメモリーチップ
４との接続を行うバンプ３とを有している。このマイク
ロコンピュータチップに、同様にバンプを有するメモリ
ーチップ４を接続する。
以上の様に本実施例によれば、１つのＬＳＩパッケージ
に、マイクロコンピュータチップとメモリーチップが格
納できる効果がある。
〔発明の効果〕
本発明によれば、搭載するメモリーチップに大容量のＲ
σＭを採用することにより、σＳを内蔵したシングルパ
ッケージマイクロコンピュータが可能であり、プリント
基板実装面積の縮少並びにマイクロコンピュータ使用製
品の小型化に効果がある。
また、搭載するメモリーチップにＲＡＭを採用すること
により、従来のマイクロコンピュータチップのチップ面
積を増大することなく、記憶容量の大きいシングルパッ
ケージマイクロコンピータが可能であり、外付けＲＡＭ
の削減並びにプログラムコントロールの回答性に効果が
ある。
【図面の簡単な説明】
第ｉ図はマイクロコンピュータチップの上面図、第２図
はメモリーチップの上面図、第３図は本発明の一実施例
の半導体装置の上面図、第４図は第３図のＡ−Ａ線断面
図である。 １・・・マイクロコンピュータチップ ２・・・ポンディングパッド ３・・・バンプ、　　　　　　４・・・メモリーチップ
５・・・ＬＳＩパッケージウ

Claims (1)

    【特許請求の範囲】
  1. １、搭載面にマイクロコンピュータチップを搭載したＬ
    ＳＩパッケージにおいて、マイクロコンピュータチップ
    上にメモリーチップを搭載することを特徴とする半導体
    装置。
JP59201674A 1984-09-28 1984-09-28 半導体装置 Pending JPS6180846A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59201674A JPS6180846A (ja) 1984-09-28 1984-09-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59201674A JPS6180846A (ja) 1984-09-28 1984-09-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS6180846A true JPS6180846A (ja) 1986-04-24

Family

ID=16445016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59201674A Pending JPS6180846A (ja) 1984-09-28 1984-09-28 半導体装置

Country Status (1)

Country Link
JP (1) JPS6180846A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332922A (en) * 1990-04-26 1994-07-26 Hitachi, Ltd. Multi-chip semiconductor package
US6534847B2 (en) * 1999-02-05 2003-03-18 Rohm Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5332922A (en) * 1990-04-26 1994-07-26 Hitachi, Ltd. Multi-chip semiconductor package
US5701031A (en) * 1990-04-26 1997-12-23 Hitachi, Ltd. Sealed stacked arrangement of semiconductor devices
USRE37539E1 (en) 1990-04-26 2002-02-05 Hitachi, Ltd. Sealed stacked arrangement of semiconductor devices
US6534847B2 (en) * 1999-02-05 2003-03-18 Rohm Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
JPS5827935U (ja) 混成集積回路装置
JPS6180846A (ja) 半導体装置
JPS5920633U (ja) バンプ接合型半導体装置
KR930007920Y1 (ko) 양면 박막회로판을 갖는 이중 패키지 구조
JPS60179042U (ja) ゲ−トアレイ半導体装置
JPS6020143U (ja) Ｌｓｉチツプ
JPS59143051U (ja) 集積回路装置
JPS60137435U (ja) 半導体装置
JPH0367432U (ja)
JPS5929034U (ja) 半導体装置用パツケ−ジ
JPH0345656U (ja)
JPS5999447U (ja) 半導体用パツケ−ジ
JPH01176946U (ja)
JPS6387838U (ja)
JPS602851U (ja) 集積素子の疲労防止装置
JPS5981042U (ja) 試験用パツドを有する半導体集積回路装置
JPS6120079U (ja) 半導体装置実装用基板
JPH0270457U (ja)
JPS614435U (ja) 集積回路装置
JPS6112249U (ja) 半導体装置
JPS5844843U (ja) 半導体装置
JPS5829873U (ja) 電子回路パッケ−ジ
JPH0348243U (ja)
JPS5954938U (ja) リ−ドレスパッケ−ジの多段構造
JPS5834741U (ja) 樹脂封止型半導体装置