JPS6182456A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6182456A JPS6182456A JP59204867A JP20486784A JPS6182456A JP S6182456 A JPS6182456 A JP S6182456A JP 59204867 A JP59204867 A JP 59204867A JP 20486784 A JP20486784 A JP 20486784A JP S6182456 A JPS6182456 A JP S6182456A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- forming
- contact hole
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特にコンタクト
ホールの形成に改良を加えた半導体装置の製造方法に係
わる。
ホールの形成に改良を加えた半導体装置の製造方法に係
わる。
周知の如く、半導体装置の高速化、高集積化が進んで素
子の小型化が行なわれるに従い、配線用のコンタクトホ
ールのサイズも著しい縮小を行うことが必要とされてい
る。ところで、コンタクトホールのサイズを縮小する場
合、素子の縦方向の寸法が比例して縮小されるとは限ら
ない。一般には、素子の微細化に従って例えばコンタク
トホール部の絶縁膜の膜厚とコンタクトホールのサイズ
との比は大きくなシ、深いコンタクト窓を形成すること
が必要とされる。このように、深いコンタクトホールを
形成し、そこに配線用金属を被着形成し配線を形成した
場合、コンタクトホール内において配線に局部的に薄い
部分が形成する等の不都合が生じ、配線の信頼性が著し
く低下する。
子の小型化が行なわれるに従い、配線用のコンタクトホ
ールのサイズも著しい縮小を行うことが必要とされてい
る。ところで、コンタクトホールのサイズを縮小する場
合、素子の縦方向の寸法が比例して縮小されるとは限ら
ない。一般には、素子の微細化に従って例えばコンタク
トホール部の絶縁膜の膜厚とコンタクトホールのサイズ
との比は大きくなシ、深いコンタクト窓を形成すること
が必要とされる。このように、深いコンタクトホールを
形成し、そこに配線用金属を被着形成し配線を形成した
場合、コンタクトホール内において配線に局部的に薄い
部分が形成する等の不都合が生じ、配線の信頼性が著し
く低下する。
このようなことから、コンタクトホールの上部にチー／
４’をつけ、コンタクトボール内への金属の被着特性を
向上させるため、次の技術が提案されている。即ち、こ
れは、予め絶縁膜表面層にリンを高濃度にドープしてお
き、エツチング中にレノスト直下の絶縁膜が横方向へ速
くエツチングされることを利用してテーパーを形成する
方法である（特公昭５７−５１９４４）。しかしながら
、この方法は、レジストと絶縁膜との間の密着性を悪く
することにより横方向へのエツチング速度を増している
ため、コンタクト開口寸法の制御性が悪く、微細化に適
さない。即ち、絶縁膜に高濃度にドープしたリンの濃度
の若干の変化や、工、チンダ液組成の変化、液温の変化
により、横方向工、チング速度が著しく変化し、寸法の
制御は実質的に困難である。
４’をつけ、コンタクトボール内への金属の被着特性を
向上させるため、次の技術が提案されている。即ち、こ
れは、予め絶縁膜表面層にリンを高濃度にドープしてお
き、エツチング中にレノスト直下の絶縁膜が横方向へ速
くエツチングされることを利用してテーパーを形成する
方法である（特公昭５７−５１９４４）。しかしながら
、この方法は、レジストと絶縁膜との間の密着性を悪く
することにより横方向へのエツチング速度を増している
ため、コンタクト開口寸法の制御性が悪く、微細化に適
さない。即ち、絶縁膜に高濃度にドープしたリンの濃度
の若干の変化や、工、チンダ液組成の変化、液温の変化
により、横方向工、チング速度が著しく変化し、寸法の
制御は実質的に困難である。
本発明は上記事情に鑑みてなされたもので、配線をコン
タクトホールに一様な厚さで形成し、もって配線の信頼
性を向上できる半導体装置の製造方法を提供することを
目的とする。
タクトホールに一様な厚さで形成し、もって配線の信頼
性を向上できる半導体装置の製造方法を提供することを
目的とする。
本発明はコンタクトホールの形成に改善を図ったもので
、詳しくは拡散層やダート電極を夫々形成した半導体基
板上に絶縁膜を形成し、コンタクトホール、高融点金属
膜等を形成した後、基板を加熱して、コンタクトホール
の周縁部の絶縁膜を溶融することによって、テーパ々を
形成し、これにより次工程に形成される配線の信頼性の
向上を図ったものである。
、詳しくは拡散層やダート電極を夫々形成した半導体基
板上に絶縁膜を形成し、コンタクトホール、高融点金属
膜等を形成した後、基板を加熱して、コンタクトホール
の周縁部の絶縁膜を溶融することによって、テーパ々を
形成し、これにより次工程に形成される配線の信頼性の
向上を図ったものである。
以下、本発明を相補型（０）ＭＯＳ ）ランジスタの製
造に適用した場合について、第１図〜第５図を参照して
説明する。
造に適用した場合について、第１図〜第５図を参照して
説明する。
〔ｉ〕、まず、例えばＰ凰の（１００）シリコン基板１
表面にＮ型のウェル領域２を形成した後、同基板１表面
に素子分離領域３を形成した。つづいて、Ｎチャネル側
の基板１上にダート酸化膜４ａを介してＮｆ！！ｌ不純
物をドープした多結晶シリコンからなるｒ−１電極５ａ
を形成するとともに、Ｐチャネル側のウェル領域２上に
ｙ −ト酸化膜４ｂを介して上記と同材料のダート電極
５ｂを形成した。次いで、Ｎチャネル側の基板１表面に
Ｎ＋型のソース領域６、ドレイン領域７を形成した後、
Ｐチャネル側のウェル領域２表面にｔ型のソース領域８
、ドレイン領域９を形成した。以上、周知の技術を用い
る。更に、全面に層間絶縁膜としての厚い８ ｒ ０２
膜１０、リンドーグガラス膜１ノを形成した後、１００
０℃に加熱して前記ガラス膜１１を溶融させた（第１図
図示）。
表面にＮ型のウェル領域２を形成した後、同基板１表面
に素子分離領域３を形成した。つづいて、Ｎチャネル側
の基板１上にダート酸化膜４ａを介してＮｆ！！ｌ不純
物をドープした多結晶シリコンからなるｒ−１電極５ａ
を形成するとともに、Ｐチャネル側のウェル領域２上に
ｙ −ト酸化膜４ｂを介して上記と同材料のダート電極
５ｂを形成した。次いで、Ｎチャネル側の基板１表面に
Ｎ＋型のソース領域６、ドレイン領域７を形成した後、
Ｐチャネル側のウェル領域２表面にｔ型のソース領域８
、ドレイン領域９を形成した。以上、周知の技術を用い
る。更に、全面に層間絶縁膜としての厚い８ ｒ ０２
膜１０、リンドーグガラス膜１ノを形成した後、１００
０℃に加熱して前記ガラス膜１１を溶融させた（第１図
図示）。
（ｉｉ〕、次に、前記ソース領域６，８、ドレイン領域
７，９及びダート電極５ａ、５ｂに対応する８ｉ０□膜
１０．ガラスＢＸｌｌを、写真蝕刻（ＰＥＰ）法により
選択的に除去し、コンタクトホール１２・・・を夫々形
成した（第２図図示）。なお、ドレイン領域９とｆ−計
電極５ａ 、、５ｂに対するコンタクトホールは図示し
ない。つづいて、気相成長法を用いてコンタクトホール
１２・・・から露出するソース領域６，８、ドレイ／領
域７゜９及びｙ−計電極５ａ、５ｂの表面に、例えばタ
ングステン（Ｗ）膜１３・・・を選択的に形成した（第
３図図示）。次いで、基板全面にエネルギービーム、例
えば光を短時間照射し、前記ガラス膜１１を再び溶融し
、コンタクトホール１２・・・の周縁部にチー・ぐ１４
・・・を形成した（第４図図示）。更に、全面に配線用
金属としてＡｔ合金を蒸着した後、パターニングして前
記コンタクトホール１２・・・に配線１５・・・を形成
し、０ＭＯ８トランジスタを製造した（第５図図示）。
７，９及びダート電極５ａ、５ｂに対応する８ｉ０□膜
１０．ガラスＢＸｌｌを、写真蝕刻（ＰＥＰ）法により
選択的に除去し、コンタクトホール１２・・・を夫々形
成した（第２図図示）。なお、ドレイン領域９とｆ−計
電極５ａ 、、５ｂに対するコンタクトホールは図示し
ない。つづいて、気相成長法を用いてコンタクトホール
１２・・・から露出するソース領域６，８、ドレイ／領
域７゜９及びｙ−計電極５ａ、５ｂの表面に、例えばタ
ングステン（Ｗ）膜１３・・・を選択的に形成した（第
３図図示）。次いで、基板全面にエネルギービーム、例
えば光を短時間照射し、前記ガラス膜１１を再び溶融し
、コンタクトホール１２・・・の周縁部にチー・ぐ１４
・・・を形成した（第４図図示）。更に、全面に配線用
金属としてＡｔ合金を蒸着した後、パターニングして前
記コンタクトホール１２・・・に配線１５・・・を形成
し、０ＭＯ８トランジスタを製造した（第５図図示）。
しかして、本発明によれば、以下に示す効果を有する。
■、シリコン基板１の全面に５ｉ０２ ｐＡｌ ０、リ
ンドープガラス膜１ノを順次形成し、更にコンタクトホ
ール１２、タングステン膜１３を形成した後、前記ガラ
ス膜１１を溶融するため、コンタクトホール１２の周縁
部にテーノ母１４を形成できる。従って、次工程でコン
タクトホール１２に配線１５を形成する際、従来の如く
局部的に薄い部分ができることなく一様な厚みにでき、
配線１５の信頼性を向上できる。
ンドープガラス膜１ノを順次形成し、更にコンタクトホ
ール１２、タングステン膜１３を形成した後、前記ガラ
ス膜１１を溶融するため、コンタクトホール１２の周縁
部にテーノ母１４を形成できる。従って、次工程でコン
タクトホール１２に配線１５を形成する際、従来の如く
局部的に薄い部分ができることなく一様な厚みにでき、
配線１５の信頼性を向上できる。
■、ソース領域６，８やドレイン領域７．９の表面にタ
ングステン膜１３や厚いＳｉＯ□膜１０全１０するため
、かかる部分の温度上昇を抑制できる。即ち、タングス
テン膜１３は反射率が高いため、光の吸収は起こらず温
度上昇は少ない。また、Ｓ ｉＯ２膜１０の介在により
短時間温度を上昇させた場合、上記ソース領域６，８等
の拡散層への影響４少ない。このことから、表面のガラ
ス膜１１を溶融させても、特にダート電極近傍はＳ ｒ
０２膜１０の膜厚が他の領域と比べ厚いため、接合の
深さを大きくすることはなく浅い拡散層の実現が可能で
ある。
ングステン膜１３や厚いＳｉＯ□膜１０全１０するため
、かかる部分の温度上昇を抑制できる。即ち、タングス
テン膜１３は反射率が高いため、光の吸収は起こらず温
度上昇は少ない。また、Ｓ ｉＯ２膜１０の介在により
短時間温度を上昇させた場合、上記ソース領域６，８等
の拡散層への影響４少ない。このことから、表面のガラ
ス膜１１を溶融させても、特にダート電極近傍はＳ ｒ
０２膜１０の膜厚が他の領域と比べ厚いため、接合の
深さを大きくすることはなく浅い拡散層の実現が可能で
ある。
■、ソース領域６，８やドレイン領域７，９の表面にタ
ングステン膜１０が形成されているため、コンタクトホ
ール１２から前記領域へ異種不純物が混入するのを防止
できる。また、テーパ１４を光を短時間照射するだけで
形成できるため、コンタクトホール１２から不純物が外
へ放出されるのを回避できる。
ングステン膜１０が形成されているため、コンタクトホ
ール１２から前記領域へ異種不純物が混入するのを防止
できる。また、テーパ１４を光を短時間照射するだけで
形成できるため、コンタクトホール１２から不純物が外
へ放出されるのを回避できる。
■、低温溶融絶縁膜としてのリンドープガラス膜１１を
用いるため、ガラス膜の融点を下げることができる。従
って、コンタクトホール１２を形成した後、低温でコン
タクトホール１２にテーパ１４を形成することができ、
二株類のタイプの拡散層を有する四ＯＳトランジスタの
形成方法として特に有効である。なお、このことは、低
温溶融絶縁膜として着色用不純物を含有したものを用い
、光の吸収効率を上げた場合も同様に有効でおる。
用いるため、ガラス膜の融点を下げることができる。従
って、コンタクトホール１２を形成した後、低温でコン
タクトホール１２にテーパ１４を形成することができ、
二株類のタイプの拡散層を有する四ＯＳトランジスタの
形成方法として特に有効である。なお、このことは、低
温溶融絶縁膜として着色用不純物を含有したものを用い
、光の吸収効率を上げた場合も同様に有効でおる。
なお、上記実施例では、低温溶融絶縁膜としてリンドー
グガラス膜を用いたが、これに限定されない。
グガラス膜を用いたが、これに限定されない。
上記実施例では、タングステン膜を用いたが、これに限
らず、白金膜、チタン膜等の他の高融点金属膜、あるい
はＴ ｓ Ｓ ｉ２膜等の高融点金属のシリサイド膜を
用いてもよい。
らず、白金膜、チタン膜等の他の高融点金属膜、あるい
はＴ ｓ Ｓ ｉ２膜等の高融点金属のシリサイド膜を
用いてもよい。
また上記実施例においては、チー・母を光を照射して形
成していたが、これに限らず例えば電子線の照射、また
は９００℃程度の熱処理でテーパを形成してもよい。
成していたが、これに限らず例えば電子線の照射、また
は９００℃程度の熱処理でテーパを形成してもよい。
以上詳述した如く本発明によれば、配線をコンタクトホ
ールに一様な厚さで形成して配線の信頼性を向上できる
とともに、浅い拡散層の形成も可能となることにより素
子の微細化できる等植々の効果を有した半導体装置を製
造する方法を提供できる。
ールに一様な厚さで形成して配線の信頼性を向上できる
とともに、浅い拡散層の形成も可能となることにより素
子の微細化できる等植々の効果を有した半導体装置を製
造する方法を提供できる。
第１図〜第５図は本発明の一実施例に係る０ＭＯ８トラ
ンゾスタの製造方法を工程順に示す断面図である。 １・・・シリコン基板、２・・・ウェル領域、３・・・
素子分離領域、５ａ、５ｂ・・・ｙ−ト電極、６，８・
・・ソース領域、７，９・・・ドレイン領域、１１・・
・リンドープガラス膜、１２・・・コンタクトホール、
１３・・・タングステン膜、１４・・・チー／４ Ｎ
ｌ ５・・・配線。
ンゾスタの製造方法を工程順に示す断面図である。 １・・・シリコン基板、２・・・ウェル領域、３・・・
素子分離領域、５ａ、５ｂ・・・ｙ−ト電極、６，８・
・・ソース領域、７，９・・・ドレイン領域、１１・・
・リンドープガラス膜、１２・・・コンタクトホール、
１３・・・タングステン膜、１４・・・チー／４ Ｎ
ｌ ５・・・配線。
Claims (4)
- （１）、拡散層、ゲート電極を夫々形成した半導体基板
上に絶縁膜を形成する工程と、少なくとも前記拡散層に
対応する前記絶縁膜を選択的にエッチング除去しコンタ
クトホールを形成する工程と、コンタクトホールから露
出する少なくとも拡散層表面に高融点金属膜もしくは高
融点金属のシリサイド膜を選択的に形成する工程と、前
記基板を加熱を■してコンタクトホール周縁部の前記絶
縁膜の少なくとも一部を溶融しテーパを形成する工程と
、前記コンタクトホールに配線を形成する工程とを具備
することを特徴とする半導体装置の製造方法。 - （２）、絶縁膜としてリンを含むガラス膜もしくはリン
とボロンを含むガラス膜を含んだ被膜を用いることを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法。 - （３）、絶縁膜として着色用不純物を含有した絶縁被膜
を少なくとも含む被膜を用いることを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 - （４）、前記基板の加熱をエネルギービームの照射によ
り行うことを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204867A JPS6182456A (ja) | 1984-09-29 | 1984-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204867A JPS6182456A (ja) | 1984-09-29 | 1984-09-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6182456A true JPS6182456A (ja) | 1986-04-26 |
Family
ID=16497711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59204867A Pending JPS6182456A (ja) | 1984-09-29 | 1984-09-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182456A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079180A (en) * | 1988-12-22 | 1992-01-07 | Texas Instruments Incorporated | Method of fabricating a raised source/drain transistor |
| JPH0655022A (ja) * | 1991-08-06 | 1994-03-01 | Hisashi Imai | 重力沈降型集塵装置 |
-
1984
- 1984-09-29 JP JP59204867A patent/JPS6182456A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5079180A (en) * | 1988-12-22 | 1992-01-07 | Texas Instruments Incorporated | Method of fabricating a raised source/drain transistor |
| JPH0655022A (ja) * | 1991-08-06 | 1994-03-01 | Hisashi Imai | 重力沈降型集塵装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6242385B2 (ja) | ||
| JPS6042866A (ja) | 半導体装置及びその製造方法 | |
| JPS59214262A (ja) | 絶縁ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS6182456A (ja) | 半導体装置の製造方法 | |
| JPS6360549B2 (ja) | ||
| JPS59200418A (ja) | 半導体装置の製造方法 | |
| JPS6161544B2 (ja) | ||
| JPS62235739A (ja) | 半導体装置の製造方法 | |
| JPH0481327B2 (ja) | ||
| JPS63275181A (ja) | 半導体装置の製造方法 | |
| JPH0248146B2 (ja) | ||
| JPS61247073A (ja) | 半導体装置の製造方法 | |
| JP2623711B2 (ja) | 半導体装置 | |
| JPS6156448A (ja) | 相補型半導体装置の製造方法 | |
| JPS61110462A (ja) | 半導体装置およびその製造方法 | |
| JPH02237073A (ja) | 半導体装置の製造方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JPS594169A (ja) | 半導体装置の製造方法 | |
| JPS639658B2 (ja) | ||
| JPS61150377A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JP3147374B2 (ja) | 半導体装置 | |
| JPS61156853A (ja) | 相補型半導体装置の製造方法 | |
| JPS6247122A (ja) | 半導体装置の製造方法 | |
| JPS59126628A (ja) | 半導体装置の製造方法 | |
| JPS6047749B2 (ja) | 半導体装置の製造方法 |