JPS6184066A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS6184066A JPS6184066A JP59204114A JP20411484A JPS6184066A JP S6184066 A JPS6184066 A JP S6184066A JP 59204114 A JP59204114 A JP 59204114A JP 20411484 A JP20411484 A JP 20411484A JP S6184066 A JPS6184066 A JP S6184066A
- Authority
- JP
- Japan
- Prior art keywords
- source
- gate
- electrode
- film
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は薄膜トランジスタ（以下ＴＰＴと略す）の製造
方法に関するものである。
方法に関するものである。
（従来の技術）
従来のＴＰＴの要部断面図を第１図に示す。
この製造方法としては第１図に示す如く、ガラス基板又
はアルミナ基板等１上に、ニクロム（ＮｉＣｒ ）、タ
ングステン（Ｗ）、モリブデン（ＭＯ）クロム（Ｃｒ
）等よシなるケ゛−ト電極金属層を電子ビーム蒸着法ま
たはス・ぐツタ法によシ被着形成し、所定のｉ４ターン
に加工してｙ−上電極２を形成する。その上にデート絶
縁層３となるスリコン酸化・（５ｉｎＸ）膜またはシリ
コン窒化（５ｉＮＸ）膜をそれぞれ、Ｎ２０とＳｉＨ４
、ＮＨ，と５ｉｎ４を主成分ガスとしてグロー放電法に
より堆積させ、さらに活性層４となる、非晶質シリコン
半導体層をＳ ｒ Ｈａのグロー放電法により堆積させ
る。
はアルミナ基板等１上に、ニクロム（ＮｉＣｒ ）、タ
ングステン（Ｗ）、モリブデン（ＭＯ）クロム（Ｃｒ
）等よシなるケ゛−ト電極金属層を電子ビーム蒸着法ま
たはス・ぐツタ法によシ被着形成し、所定のｉ４ターン
に加工してｙ−上電極２を形成する。その上にデート絶
縁層３となるスリコン酸化・（５ｉｎＸ）膜またはシリ
コン窒化（５ｉＮＸ）膜をそれぞれ、Ｎ２０とＳｉＨ４
、ＮＨ，と５ｉｎ４を主成分ガスとしてグロー放電法に
より堆積させ、さらに活性層４となる、非晶質シリコン
半導体層をＳ ｒ Ｈａのグロー放電法により堆積させ
る。
次にＴＰＴとなる部分以外は加工し除去して、島状にパ
ターンニングしダート絶縁層３と活性層４を形成する。
ターンニングしダート絶縁層３と活性層４を形成する。
次に、ソース電極５、ドレイン電極６となるアルミ（Ａ
ｔ ）層を真空蒸着法と加工によシ形成することでＴＰ
Ｔが完成する。
ｔ ）層を真空蒸着法と加工によシ形成することでＴＰ
Ｔが完成する。
（発明が解決しようとする問題点）
しかしながら従来の技術では、前記２のｒ−上電極（第
１図の８）による段差のためダート電極とソース電極、
またはｒ−上電極とドレイン電極間のリークが発生しや
すいので、ケ０−ト絶縁膜３を厚くする必要があった。
１図の８）による段差のためダート電極とソース電極、
またはｒ−上電極とドレイン電極間のリークが発生しや
すいので、ケ０−ト絶縁膜３を厚くする必要があった。
このため作業性が悪く、かつ小型で信頼性の高いＴＰＴ
を実現するのが困難であった。
を実現するのが困難であった。
またデート絶縁膜が厚くなるため必然的にトランジスタ
のスレッンユホールド電圧（Ｖｔｈ ）を高めてしまう
欠点があった。
のスレッンユホールド電圧（Ｖｔｈ ）を高めてしまう
欠点があった。
本発明は、以上述べたダート電極の段差部分で発生する
リーク電流を防止し、信頼性の高いＴＰＴを歩留シ良く
製造することを目的とする。
リーク電流を防止し、信頼性の高いＴＰＴを歩留シ良く
製造することを目的とする。
（問題点を解決するための手段）
本発明は、まず基板要部全面にソース電極及びドレイン
電（至）材としての金属を被着し、次いで、その金属層
をソース電極及びドレイン電極の予定領域を除いて、酸
化することによってソース電極及びドレイン電極を選択
的に形成し、その後、半導体薄膜、ケ゛−ト酸化膜を被
着し、又ケゝ−ト電極を形成するようにしたものである
。
電（至）材としての金属を被着し、次いで、その金属層
をソース電極及びドレイン電極の予定領域を除いて、酸
化することによってソース電極及びドレイン電極を選択
的に形成し、その後、半導体薄膜、ケ゛−ト酸化膜を被
着し、又ケゝ−ト電極を形成するようにしたものである
。
（作用）
このように、ソース電極及びドレイン電極となる部分以
外を酸化することによって両電極を選択的に形成してい
るため、段差のない構造とな９、比較的薄いダート酸化
膜で、ケ゛−ト電極とソース電極間のリーク電流などを
おさえることができる。
外を酸化することによって両電極を選択的に形成してい
るため、段差のない構造とな９、比較的薄いダート酸化
膜で、ケ゛−ト電極とソース電極間のリーク電流などを
おさえることができる。
（実施レリ）
まずガラス基板または石英基板１上の要部全面に、電子
ビーム蒸着法あるいはスパッタ法によりタンタル（Ｔａ
）膜を１００〜１０００λ被着形成する。
ビーム蒸着法あるいはスパッタ法によりタンタル（Ｔａ
）膜を１００〜１０００λ被着形成する。
その後レノスト等でソース電極及びドレイン電極となる
部分のみをおおったパターンニング加工を行い、そのの
ち蒸留水にし乃う酸を添加した溶液に入れ、メンタル側
を陽極として数十〜数百ボルトの直流電圧を印加するこ
とで陽極酸化（化成）を行ない、露出したタンタル部分
全体を五酸ｆヒタンタル（Ｔａ２０５）とし絶縁層１２
とする。
部分のみをおおったパターンニング加工を行い、そのの
ち蒸留水にし乃う酸を添加した溶液に入れ、メンタル側
を陽極として数十〜数百ボルトの直流電圧を印加するこ
とで陽極酸化（化成）を行ない、露出したタンタル部分
全体を五酸ｆヒタンタル（Ｔａ２０５）とし絶縁層１２
とする。
その後、不用となったレノスト等を除去することで、所
定の・ぐターンに形成されたソース電極１３とドレイン
電極１４が形成される。
定の・ぐターンに形成されたソース電極１３とドレイン
電極１４が形成される。
次にチャンネル層（活性層）１５となる、非晶質ンリコ
ン半導体層をＳ Ｉ Ｉ（ａのグロー放電法により堆積
させ、さらにケ゛−ト絶Ｒ膜Ｉ６となるシリコン酸化（
５ｉｎｘ）膜またはシリコン窒化（ＳｉＮｙＣ）膜をそ
九ぞれ、Ｎ２０とＦ３ｉＨ４，ＮＨ３とＳ ｉＨ４を主
成分ガスとしてグロー放電法によシ堆積させる。
ン半導体層をＳ Ｉ Ｉ（ａのグロー放電法により堆積
させ、さらにケ゛−ト絶Ｒ膜Ｉ６となるシリコン酸化（
５ｉｎｘ）膜またはシリコン窒化（ＳｉＮｙＣ）膜をそ
九ぞれ、Ｎ２０とＦ３ｉＨ４，ＮＨ３とＳ ｉＨ４を主
成分ガスとしてグロー放電法によシ堆積させる。
次にＴＰＴとなる部分以外は加工し除去して島状にノぞ
ターンニングする。
ターンニングする。
最後に、ダート電極１７となるニクロム（ＮｉＣｒ）ク
ロム（Ｃｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ
）等よりなる金属層を真空蒸着法と加工により形成す
ることでＴＰＴが完成する。
ロム（Ｃｒ）、タングステン（Ｗ）、モリブデン（Ｍｏ
）等よりなる金属層を真空蒸着法と加工により形成す
ることでＴＰＴが完成する。
ソースとドレイン金属の酸化法としては、陽極酸化法の
ほかに、０□グラズマによるプラズマ酸化法を用いても
同様のことが可能である。
ほかに、０□グラズマによるプラズマ酸化法を用いても
同様のことが可能である。
また第１の実施例としてタンタルを用いたが、チタン（
Ｔｉ ）または、アルミニウム（Ａｔ）またはタングス
テン（Ｗ）をソース電極、ドレイン電極の材料として用
い、不用の部分をそれぞれ陽極酸化またはプラズマ酸化
して、それぞれチタン酸化物層（ＴｌＯ２）、アルミニ
ウム酸化物層（Ａｔ２０３）タングステン酸化物層（Ｗ
Ｏ２）を形成しても同様にＴＰＴが完成する。
Ｔｉ ）または、アルミニウム（Ａｔ）またはタングス
テン（Ｗ）をソース電極、ドレイン電極の材料として用
い、不用の部分をそれぞれ陽極酸化またはプラズマ酸化
して、それぞれチタン酸化物層（ＴｌＯ２）、アルミニ
ウム酸化物層（Ａｔ２０３）タングステン酸化物層（Ｗ
Ｏ２）を形成しても同様にＴＰＴが完成する。
（発明の効果）
以上のように本発明によれば、ソース電極、ドレイン電
極形成時に陽極酸化またはプラズマ酸化を行ない不用の
ソース電極とドレイン電極の部分を酸化し絶縁物化した
ことにより、ケ゛−ト電極の膜厚による段差のない平坦
なＴＰＴが形成可能となった。
極形成時に陽極酸化またはプラズマ酸化を行ない不用の
ソース電極とドレイン電極の部分を酸化し絶縁物化した
ことにより、ケ゛−ト電極の膜厚による段差のない平坦
なＴＰＴが形成可能となった。
したがってダート電極とソース電極、ケ゛−ト電極とド
レイン電極間のリーク電流を微少におさえることができ
、かつ小型ＴＰＴが形成可能となる。
レイン電極間のリーク電流を微少におさえることができ
、かつ小型ＴＰＴが形成可能となる。
またこの作成法によれば高価な装置は必要なく、通常の
工程で製造できるため安価となる。
工程で製造できるため安価となる。
また、ステップカパレーノが問題にならないため、高い
信頼性が期待される。
信頼性が期待される。
図は本発明によって得られたＴＰＴの１例を示す断面図
である。 ｌ・−・絶縁物基板、２・・・絶縁層、３・・・ソース
電極、４・・・ドレイン電極、５・・・チャンネル層、
６・・・り゛−ト絶縁層、７・・・ケ゛−ト電極。 ソースｔモジ 手続補正書（鮭） １、事件の表示 昭和５９年 特 許 願第２０４１１４ 号２ 発明
の名称 薄膜トランノスタの製造方法 ３ 補正をする者 事件との関係 特 許 出 願 人任 所
（〒１０５） 東京都港区虎ノ門１丁目７番１２号４
代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１
２号６ 補正の内容 １、 明細言第・１頁第２行目にある「（実施例）」と
第３行目にある「まずガラス基板・・」とある間に次の
文を挿入する。 「不発明のＴＰＴの要部断面図を第２図に示也」２ 同
書第６頁第１５行目に「図は本発明に」とある前に「第
１図は従来のＴＰＴの要部断面ズ、第２」という文を挿
入する。 ３１司頁第１７行目から＠１９行目に「ｌ・・・絶縁物
基板、・・・・・７・ゲート電極。」とあるのを下記の
通り補正する。 「１〜絶縁物基板、１２・・絶縁層、ノ３・・ソース電
瞑、１１・・トンイン電匝、１５・・チャ／ 不 ル層
、 ｊ ６− ケ゛ −ト 絶縁層 、 ノ ７
・・ケゝ−ドア１Ｌぢ穿（。」 ４１ 図を「第２図」として別紙の通り補正するとと
もに「第１図」全別紙の通り追加可６゜オ芝束、１ＴＦ
Ｔの竿部断面図 第１図 本発明のＴＰＴのキ部曲面図 第２図
である。 ｌ・−・絶縁物基板、２・・・絶縁層、３・・・ソース
電極、４・・・ドレイン電極、５・・・チャンネル層、
６・・・り゛−ト絶縁層、７・・・ケ゛−ト電極。 ソースｔモジ 手続補正書（鮭） １、事件の表示 昭和５９年 特 許 願第２０４１１４ 号２ 発明
の名称 薄膜トランノスタの製造方法 ３ 補正をする者 事件との関係 特 許 出 願 人任 所
（〒１０５） 東京都港区虎ノ門１丁目７番１２号４
代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１
２号６ 補正の内容 １、 明細言第・１頁第２行目にある「（実施例）」と
第３行目にある「まずガラス基板・・」とある間に次の
文を挿入する。 「不発明のＴＰＴの要部断面図を第２図に示也」２ 同
書第６頁第１５行目に「図は本発明に」とある前に「第
１図は従来のＴＰＴの要部断面ズ、第２」という文を挿
入する。 ３１司頁第１７行目から＠１９行目に「ｌ・・・絶縁物
基板、・・・・・７・ゲート電極。」とあるのを下記の
通り補正する。 「１〜絶縁物基板、１２・・絶縁層、ノ３・・ソース電
瞑、１１・・トンイン電匝、１５・・チャ／ 不 ル層
、 ｊ ６− ケ゛ −ト 絶縁層 、 ノ ７
・・ケゝ−ドア１Ｌぢ穿（。」 ４１ 図を「第２図」として別紙の通り補正するとと
もに「第１図」全別紙の通り追加可６゜オ芝束、１ＴＦ
Ｔの竿部断面図 第１図 本発明のＴＰＴのキ部曲面図 第２図
Claims (1)
- 基板表面に、ソース電極とドレイン電極となる金属の
層を形成し、次いでソース電極とドレイン電極となる部
分以外を酸化することによってソース電極とドレイン電
極を選択的に形成したことを特徴とする薄膜トランジス
タの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204114A JPS6184066A (ja) | 1984-10-01 | 1984-10-01 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59204114A JPS6184066A (ja) | 1984-10-01 | 1984-10-01 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184066A true JPS6184066A (ja) | 1986-04-28 |
Family
ID=16485039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59204114A Pending JPS6184066A (ja) | 1984-10-01 | 1984-10-01 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184066A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216372A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | ａ−Ｓｉ薄膜トランジスタ |
| JPH0449625A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 薄膜トランジスタの製造方法 |
| EP0506117A3 (en) * | 1991-03-29 | 1995-09-27 | Casio Computer Co Ltd | Thin-film transistor |
| EP1691340A4 (en) * | 2003-11-28 | 2012-06-27 | Tadahiro Ohmi | INTEGRATED THIN FILM TRANSISTOR SWITCHING DEVICE, ACTIVE MATRIX DISPLAY EQUIPMENT AND MANUFACTURING METHOD THEREFOR |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150986A (en) * | 1975-06-19 | 1976-12-24 | Mitsubishi Electric Corp | Fabrication method of semiconductor device |
| JPS5721867A (en) * | 1980-06-02 | 1982-02-04 | Xerox Corp | Planar thin film transistor array and method of producing same |
| JPS58124228A (ja) * | 1982-01-21 | 1983-07-23 | Nec Corp | 半導体装置の製造方法 |
| JPS5994438A (ja) * | 1982-11-19 | 1984-05-31 | Tdk Corp | パタ−ン化されたアルミニウム層を形成する方法 |
-
1984
- 1984-10-01 JP JP59204114A patent/JPS6184066A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51150986A (en) * | 1975-06-19 | 1976-12-24 | Mitsubishi Electric Corp | Fabrication method of semiconductor device |
| JPS5721867A (en) * | 1980-06-02 | 1982-02-04 | Xerox Corp | Planar thin film transistor array and method of producing same |
| JPS58124228A (ja) * | 1982-01-21 | 1983-07-23 | Nec Corp | 半導体装置の製造方法 |
| JPS5994438A (ja) * | 1982-11-19 | 1984-05-31 | Tdk Corp | パタ−ン化されたアルミニウム層を形成する方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216372A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | ａ−Ｓｉ薄膜トランジスタ |
| JPH0449625A (ja) * | 1990-06-19 | 1992-02-19 | Nec Corp | 薄膜トランジスタの製造方法 |
| EP0506117A3 (en) * | 1991-03-29 | 1995-09-27 | Casio Computer Co Ltd | Thin-film transistor |
| EP1691340A4 (en) * | 2003-11-28 | 2012-06-27 | Tadahiro Ohmi | INTEGRATED THIN FILM TRANSISTOR SWITCHING DEVICE, ACTIVE MATRIX DISPLAY EQUIPMENT AND MANUFACTURING METHOD THEREFOR |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828510B2 (ja) | 薄膜トランジスタの形成方法 | |
| KR960006110B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS6184065A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0640585B2 (ja) | 薄膜トランジスタ | |
| JPH05165059A (ja) | 薄膜トランジスタの製造方法 | |
| JP3114303B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3168648B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| JP2000232227A (ja) | 薄膜トランジスタの製造方法 | |
| JP3599174B2 (ja) | 薄膜トランジスタパネル及びその製造方法 | |
| JP3149034B2 (ja) | 薄膜トランジスタ | |
| JPH0567786A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0231507B2 (ja) | ||
| JPH0353787B2 (ja) | ||
| JP2887907B2 (ja) | アクティブマトリクス型回路基板の製造方法 | |
| JP3071939B2 (ja) | 絶縁ゲイト型半導体装置の作製方法 | |
| JPS6132421A (ja) | 半導体装置の製造方法 | |
| JPH04302438A (ja) | 薄膜トランジスタ | |
| JP2762383B2 (ja) | 薄膜トランジスタ | |
| JPH02137826A (ja) | 透過型アクティブマトリクス液晶表示装置 | |
| JPH0548101A (ja) | 薄膜トランジスタの製造方法 | |
| JP2625790B2 (ja) | 透明導電膜の形成方法 | |
| JPH05203990A (ja) | 薄膜トランジスタパネル | |
| JPH06196700A (ja) | 電子装置 | |
| JPS629677A (ja) | 電界効果型半導体装置 | |
| JPH05175501A (ja) | 薄膜トランジスタパネル |