JPS6184831A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6184831A JPS6184831A JP59206555A JP20655584A JPS6184831A JP S6184831 A JPS6184831 A JP S6184831A JP 59206555 A JP59206555 A JP 59206555A JP 20655584 A JP20655584 A JP 20655584A JP S6184831 A JPS6184831 A JP S6184831A
- Authority
- JP
- Japan
- Prior art keywords
- platinum
- polysilicon
- thickness
- silicide
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にポリシリコ
ン層上に金属を被着して金属シリサイドを形成する工程
を含む半導体装置の製造方法に関するものである。
ン層上に金属を被着して金属シリサイドを形成する工程
を含む半導体装置の製造方法に関するものである。
ポリシリコン層上に例えば白金（Ｐｔ）を被着して白金
シリサイドをっ＜シ、オーミック電極を形成するバイポ
ーラ多結晶Ｓｔ集積回路の製造方法にはＰＳＡ （Ｐｏ
１ｙｓｉｌｉｃｏｎ ５ｅｌｆ Ａｌｉｇｎ ）プμセ
スがある（文献Ｋ 、 ０ｋａｄａ ｅｔ ａｌ 、
’ＰＳＡ−ＡＮｅｗＡｐｐｒｏａｃｈ ｆｏｒ Ｂｉｐ
ｏｌａｒ ＬＳＩ ” ｉｎ ＩＥＥＥ Ｖｏｌ。
シリサイドをっ＜シ、オーミック電極を形成するバイポ
ーラ多結晶Ｓｔ集積回路の製造方法にはＰＳＡ （Ｐｏ
１ｙｓｉｌｉｃｏｎ ５ｅｌｆ Ａｌｉｇｎ ）プμセ
スがある（文献Ｋ 、 ０ｋａｄａ ｅｔ ａｌ 、
’ＰＳＡ−ＡＮｅｗＡｐｐｒｏａｃｈ ｆｏｒ Ｂｉｐ
ｏｌａｒ ＬＳＩ ” ｉｎ ＩＥＥＥ Ｖｏｌ。
ＳＣ−１３、Ｎｏ、 ５０ａｔ、”１９７８． Ｐ６９
３ ）。これをバイポーラ多結晶集積回路を例に、第３
図〜第５図を参照して説明する。まず第３図に示すよう
にＰ型シリコン基板１上にＮ型エピタキシャル層２を形
成し、次にいわゆるＬＯＣＯ８法を利用して酸化膜３ａ
を形成し、イオン注入法等でＰ型不純物層４（ベース部
）を形成する。後ポリシリコンを被着後再びＬＯＣＯ８
法を利用して酸化膜３ｂを形成し、ポリシリコン層７を
介してＮ型高濃度不純物層（エミッタ部５およびコレク
タコンタクト部６）を形成する。次罠第４図に示すよう
に１真空族着法又はスパッタ法にてウェーハ表面に白金
膜８を被着する。次に第５図に示すように所定温度・所
定ガスにて熱処理（シンブアニール、レーザーアニール
でもよい）を行なうと、ポリシリコン７の上の白金膜８
は白金シリサイドｒ６７Ｉ９に変化し、後酸化膜上のｐ
ｔ層をエツチングすれば白金シリサイドオーミック電極
が形成される。
３ ）。これをバイポーラ多結晶集積回路を例に、第３
図〜第５図を参照して説明する。まず第３図に示すよう
にＰ型シリコン基板１上にＮ型エピタキシャル層２を形
成し、次にいわゆるＬＯＣＯ８法を利用して酸化膜３ａ
を形成し、イオン注入法等でＰ型不純物層４（ベース部
）を形成する。後ポリシリコンを被着後再びＬＯＣＯ８
法を利用して酸化膜３ｂを形成し、ポリシリコン層７を
介してＮ型高濃度不純物層（エミッタ部５およびコレク
タコンタクト部６）を形成する。次罠第４図に示すよう
に１真空族着法又はスパッタ法にてウェーハ表面に白金
膜８を被着する。次に第５図に示すように所定温度・所
定ガスにて熱処理（シンブアニール、レーザーアニール
でもよい）を行なうと、ポリシリコン７の上の白金膜８
は白金シリサイドｒ６７Ｉ９に変化し、後酸化膜上のｐ
ｔ層をエツチングすれば白金シリサイドオーミック電極
が形成される。
しかし上記プロセンにおいては以下のような欠点がある
。白金シリサイド配線抵抗値を下げるためｐｔ膜厚のみ
を厚くしていくと、 （１） 白金シリサイドが酸化膜３ｂのエツジにそっ
て侵入しやすく、エミッタ・ペース接合部にも形成され
て（イ）両者がショートしてしまう。
。白金シリサイド配線抵抗値を下げるためｐｔ膜厚のみ
を厚くしていくと、 （１） 白金シリサイドが酸化膜３ｂのエツジにそっ
て侵入しやすく、エミッタ・ペース接合部にも形成され
て（イ）両者がショートしてしまう。
■）酸化膜上のポリシリコンのほとんどが白金と反応し
て白金シリサイドに変化してしまうため、白金シリサイ
ド配線９と酸化膜３ａの界面の）の密着性が悪く、白金
シリサイド配線の剥がれが発生してしまう。
て白金シリサイドに変化してしまうため、白金シリサイ
ド配線９と酸化膜３ａの界面の）の密着性が悪く、白金
シリサイド配線の剥がれが発生してしまう。
このため半導体装置の歩留りが低下し、あるいは個順性
が低下していた。
が低下していた。
本発明は上記従来例の問題点く鑑み提案されたものであ
り、ポリシリコン層上に金属を被着して熱処理により金
属シリサイドを形成する半導体製造方法において、高歩
留υで高品質の製造方法の提供を目的とする。
り、ポリシリコン層上に金属を被着して熱処理により金
属シリサイドを形成する半導体製造方法において、高歩
留υで高品質の製造方法の提供を目的とする。
本発明はポリシリコン層上に金属層を被着して熱処理に
よシリサイド層形成する半導体装置の製造方法において
、被着する白金膜厚をポリシリコン膜厚の１／４〜１／
２０ にすることを特徴としている。
よシリサイド層形成する半導体装置の製造方法において
、被着する白金膜厚をポリシリコン膜厚の１／４〜１／
２０ にすることを特徴としている。
以下図面を参照して本発明の詳細な説明する。
第１図、第２図は本発明の実施例に係る製造方法を説明
するためのバイポーラ集積回路の断面図であり、図にお
いて第３図と同じ番号は同じものを示している。１７は
ポリシリコンで膜厚は５０００Ａであシ、１８はスパッ
タ法で被着された白金で膜厚は５００Ａである。すなわ
ち白金１８の膜厚とポリシリコン１７の膜厚の比は１：
１０である。この後Ｎ２ガス雰囲気で温度５００−６０
０°Ｃで１０分〜２０分間熱処理を行なう。ポリシリコ
ン１７の上の白金膜１８は白金シリサイド層１９に変化
し、後酸化膜上の白金層をエツチングすれ？ｉ第２図に
示す様に白金シリサイド−オーミック電極が形成される
。
するためのバイポーラ集積回路の断面図であり、図にお
いて第３図と同じ番号は同じものを示している。１７は
ポリシリコンで膜厚は５０００Ａであシ、１８はスパッ
タ法で被着された白金で膜厚は５００Ａである。すなわ
ち白金１８の膜厚とポリシリコン１７の膜厚の比は１：
１０である。この後Ｎ２ガス雰囲気で温度５００−６０
０°Ｃで１０分〜２０分間熱処理を行なう。ポリシリコ
ン１７の上の白金膜１８は白金シリサイド層１９に変化
し、後酸化膜上の白金層をエツチングすれ？ｉ第２図に
示す様に白金シリサイド−オーミック電極が形成される
。
このように白金とポリシリコンの膜厚比が選択しである
ため白金シリサイド形成時に必要以上に白金がポリシリ
コンと反応せず、よって白金シリサイド層１９の直下に
はポリシリコン２ｏが残って酸化膜との密着性がよく、
酸化膜エツジに沿う白金シリサイドの侵入割合も少ない
ためエミッタ・ベースのショートが発生せず、また白金
シリサイド層１９の厚さも適当なものになる。
ため白金シリサイド形成時に必要以上に白金がポリシリ
コンと反応せず、よって白金シリサイド層１９の直下に
はポリシリコン２ｏが残って酸化膜との密着性がよく、
酸化膜エツジに沿う白金シリサイドの侵入割合も少ない
ためエミッタ・ベースのショートが発生せず、また白金
シリサイド層１９の厚さも適当なものになる。
なお、上記の条件下で実際に半導体装置を製造したとこ
ろ、白金シリサイド配線の剥がれは全くなく、エミッタ
・ペース接合に関して歩留シもＩＱＯチであった。また
白金シリサイドのシート抵抗ρＳは５Ωろであった。
ろ、白金シリサイド配線の剥がれは全くなく、エミッタ
・ペース接合に関して歩留シもＩＱＯチであった。また
白金シリサイドのシート抵抗ρＳは５Ωろであった。
ところでポリシリコン膜厚く対し白金膜厚を薄−くする
ほど白金シリサイドに変化するポリシリコン量が少なく
なシ、白金シリサイド形成後の残りのポリシリ膜厚が厚
くなる。従って酸化膜上のポリシリコンは十分残シ、酸
化膜と白金シリサイド配線との苦着性も維持できて剥が
れは生じない。
ほど白金シリサイドに変化するポリシリコン量が少なく
なシ、白金シリサイド形成後の残りのポリシリ膜厚が厚
くなる。従って酸化膜上のポリシリコンは十分残シ、酸
化膜と白金シリサイド配線との苦着性も維持できて剥が
れは生じない。
また同様に白金膜厚を薄くするほど酸化膜エツジに沿う
シリサイドの侵入も少なくなるため、エミッタ・ベース
接合部まで到達する白金シリサイドも少なくなり両者の
ショートの確率も減少する。
シリサイドの侵入も少なくなるため、エミッタ・ベース
接合部まで到達する白金シリサイドも少なくなり両者の
ショートの確率も減少する。
しかしながら白金膜厚を薄くすると形成される白金シリ
サイド層の厚さも薄くなってしまい、白金７リサイドの
配線抵抗が高くなって半導体装置のスピードが遅くなる
。即ち白金＠厚はポリシリコン膜厚に比して適当な割合
にする必要があり、この比は１：４〜１：２０が好まし
い。
サイド層の厚さも薄くなってしまい、白金７リサイドの
配線抵抗が高くなって半導体装置のスピードが遅くなる
。即ち白金＠厚はポリシリコン膜厚に比して適当な割合
にする必要があり、この比は１：４〜１：２０が好まし
い。
〔発明の効果〕
以上説明したように１本発明によれば白金シリサイド配
線の剥がれおよびエミッターベース接合のショートを防
止できるので高歩留シで昼信頼性の半導体装置を得るこ
とができる。
線の剥がれおよびエミッターベース接合のショートを防
止できるので高歩留シで昼信頼性の半導体装置を得るこ
とができる。
第１図、８２図は本発明の実施例に係る製造方法を説明
するためのバイポーラ集積回路の断面図。 第３図〜第５図は従来例に係る製造方法を説明するだめ
のバイポーラ集積回路の断面図である。 １・・・Ｐ型シリコン ２・・・Ｎ型エピタキシャル層（コレクタ部）３ａ、
３ｂ・・・シリコン酸化膜 ４・・・Ｐ型不純物層（ベース部） ５・・・Ｎ型品造度不純物層（エミッタ部）６・・・Ｎ
ｕ高濃度不縄物層（コレクタコンタクト部）
するためのバイポーラ集積回路の断面図。 第３図〜第５図は従来例に係る製造方法を説明するだめ
のバイポーラ集積回路の断面図である。 １・・・Ｐ型シリコン ２・・・Ｎ型エピタキシャル層（コレクタ部）３ａ、
３ｂ・・・シリコン酸化膜 ４・・・Ｐ型不純物層（ベース部） ５・・・Ｎ型品造度不純物層（エミッタ部）６・・・Ｎ
ｕ高濃度不縄物層（コレクタコンタクト部）
Claims (1)
- ポリシリコン層上に金属を被着して熱処理をすること
により金属シリサイドを形成する半導体装置の製造方法
において、前記金属の膜厚が前記ポリシリコン層の膜厚
の１／４〜１／２０であることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206555A JPS6184831A (ja) | 1984-10-02 | 1984-10-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59206555A JPS6184831A (ja) | 1984-10-02 | 1984-10-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6184831A true JPS6184831A (ja) | 1986-04-30 |
Family
ID=16525328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59206555A Pending JPS6184831A (ja) | 1984-10-02 | 1984-10-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6184831A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347950A (ja) * | 1986-08-18 | 1988-02-29 | Mitsubishi Electric Corp | 半導体装置 |
-
1984
- 1984-10-02 JP JP59206555A patent/JPS6184831A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347950A (ja) * | 1986-08-18 | 1988-02-29 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3740835A (en) | Method of forming semiconductor device contacts | |
| JPS6152584B2 (ja) | ||
| JPH0673376B2 (ja) | バイポーラ半導体装置 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0241170B2 (ja) | ||
| JPH06318676A (ja) | 半導体装置の製造方法 | |
| JPH01202841A (ja) | 半導体集積回路装置及びその製造方法 | |
| US4333100A (en) | Aluminum Schottky contacts and silicon-aluminum interconnects for integrated circuits | |
| JPS6184831A (ja) | 半導体装置の製造方法 | |
| JPH06204167A (ja) | 半導体装置の製造方法 | |
| JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH02246159A (ja) | 半導体装置の配線構造及びその形成方法 | |
| JPS641064B2 (ja) | ||
| JPS5878457A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPS6134255B2 (ja) | ||
| JPS629226B2 (ja) | ||
| JPS63200557A (ja) | 半導体装置の製造方法 | |
| JPS6074476A (ja) | 半導体装置の製造方法 | |
| JPS5933825A (ja) | 半導体装置の製造方法 | |
| JPS6329503A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61108162A (ja) | 半導体装置およびその製造方法 | |
| JPS63228752A (ja) | 半導体装置の製造方法 | |
| JPS61224355A (ja) | 半導体装置及びその製造方法 |