JPS6185850A - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS6185850A JPS6185850A JP59208623A JP20862384A JPS6185850A JP S6185850 A JPS6185850 A JP S6185850A JP 59208623 A JP59208623 A JP 59208623A JP 20862384 A JP20862384 A JP 20862384A JP S6185850 A JPS6185850 A JP S6185850A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- manufacturing
- individual
- metal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アルミナセラミック等の絶縁性材料を基板と
した混成集積回路の製造方法懺；関するものである・ 〔従来技術〕 アルミナセラミック等の絶縁性材料を基板とした混成集
積回路の製造工程ζ２おいて、基板上（ニ一定間隔で同
一の電気回路となるよう抵抗等の電気回路素子を形成し
た後、基板を同一寸法に分割するべくレーザー光等によ
り基板表面に分割のための溝を作り、分割した基板個片
の電極上（ニ一定間隔に保持された金属電極端子を固定
し、ハンダ付は等の方法Ｃ；より基板個片上の電極と金
属電極端子とを接続固定する作業が必要である。
した混成集積回路の製造方法懺；関するものである・ 〔従来技術〕 アルミナセラミック等の絶縁性材料を基板とした混成集
積回路の製造工程ζ２おいて、基板上（ニ一定間隔で同
一の電気回路となるよう抵抗等の電気回路素子を形成し
た後、基板を同一寸法に分割するべくレーザー光等によ
り基板表面に分割のための溝を作り、分割した基板個片
の電極上（ニ一定間隔に保持された金属電極端子を固定
し、ハンダ付は等の方法Ｃ；より基板個片上の電極と金
属電極端子とを接続固定する作業が必要である。
第２図は従来製法に係る混成集積回路基板の製造工程の
一部と組立工程の一部とを示す因である。
一部と組立工程の一部とを示す因である。
第２図（ａ）はアルミナセラミック等の絶縁性を有する
基板１の上に、導体２と抵抗６とを一定間隔で形成した
状態を示す。電極２は後工程でハンダ付けされる金属端
子電極の配列間隔と同じ間隔で作られている・又該電極
はハンダ付は或いは他の方法で接続可能な材料が選ばれ
る。第２ 因（ｂ） ＆ｓ、レーザー光により基板を個
片に分割するための溝４をつけた状態を示す。第２図（
ｃ）は、溝４ｃ二沿って基板１から同一のパターンを持
つ個片基板５に分割した状態を示す。第２図（ｄ）は、
金属端子電シ６の先端部分７を導体２【；相接して重ね
た状態を示す。この後■二、この状態を何らかの方法で
保持したま＼、ハンダ付は等の接続方式により個片基板
５と金属端子電極６とが固定される。なお、第２図（ｄ
）では、金属端子電極６の先端部分７のうち個片基板５
の導体２に合せて欠落部分８を設けている。
基板１の上に、導体２と抵抗６とを一定間隔で形成した
状態を示す。電極２は後工程でハンダ付けされる金属端
子電極の配列間隔と同じ間隔で作られている・又該電極
はハンダ付は或いは他の方法で接続可能な材料が選ばれ
る。第２ 因（ｂ） ＆ｓ、レーザー光により基板を個
片に分割するための溝４をつけた状態を示す。第２図（
ｃ）は、溝４ｃ二沿って基板１から同一のパターンを持
つ個片基板５に分割した状態を示す。第２図（ｄ）は、
金属端子電シ６の先端部分７を導体２【；相接して重ね
た状態を示す。この後■二、この状態を何らかの方法で
保持したま＼、ハンダ付は等の接続方式により個片基板
５と金属端子電極６とが固定される。なお、第２図（ｄ
）では、金属端子電極６の先端部分７のうち個片基板５
の導体２に合せて欠落部分８を設けている。
ところが、金属端子電極６の先端部分７を個片基板５に
取り付ける部分の辺の長さが先端部分７の間隔の整数倍
でないためＣ：、金属端子電極６を取り付ける前に個片
基板５をすべて分割しておく必要がある。又、その取り
付けに際し、個片基板５を再度正確な間隔で並べ直し、
場合（；よっては、取り付けＣ：先立ち、金属端子電極
６（−欠落部分８を設ζすることも必要となる。
取り付ける部分の辺の長さが先端部分７の間隔の整数倍
でないためＣ：、金属端子電極６を取り付ける前に個片
基板５をすべて分割しておく必要がある。又、その取り
付けに際し、個片基板５を再度正確な間隔で並べ直し、
場合（；よっては、取り付けＣ：先立ち、金属端子電極
６（−欠落部分８を設ζすることも必要となる。
本発明の目的は、このような欠点を取り除くことが可能
な混成集積回路の製造方法を提供することである。
な混成集積回路の製造方法を提供することである。
〔問題点を解決するための手段〕
本発明に係る混成集積回路の製造方法は、金層端子電極
が取り付けられる混成集積回路用個片基板の辺の長さが
、前記金属端子電極の先端部分の間隔の整数倍の長さを
備えた個片基板を用い、前記金属端子電極の先端部分を
前記個片基板のパターンの所定の位ｉ＋１ を二固定し
た後に、絶縁性基板から個片基板Ｃ二分割することを特
徴としている。
が取り付けられる混成集積回路用個片基板の辺の長さが
、前記金属端子電極の先端部分の間隔の整数倍の長さを
備えた個片基板を用い、前記金属端子電極の先端部分を
前記個片基板のパターンの所定の位ｉ＋１ を二固定し
た後に、絶縁性基板から個片基板Ｃ二分割することを特
徴としている。
以下図面を参照して本発明の詳細な説明する。
１ｌｃＩ図は、実施例Ｃ係る混成集積回路の製造方法を
説明する平面図である。第１１ｇ（ａ）〜（ｄ）は、そ
れぞれ第２図（ａ）〜（ｄ）の状！！に相当する。第１
図（ａ）は導体２及び抵抗３が基板１の上Ｃ（り返し同
じ間隔で作られた状態を示し、第１囚伽）は、レーザー
光等ｆ二より分割用の溝４が基板１の表面じ設けられた
状態を示す。第１自（ｃ）は基板１を溝４に沿って分割
した状態を示すが、個片基板５の金、ＦＡ端子電極６が
取り付けられる辺が直線状になるよう（ニなっており、
まだ分割は完了していない状態を示している。第１図（
ｄ）は、金属端子電極６の先端部分７が各個片基板５の
上の導体２の上Ｃ固定保持された状態を示す。この後、
ハンダ付は等の方法により、各導体２と各先端部分７と
が固定され、さらに金属端子電極６と各先端部分７との
中間の位置で切断され、各個片基板５が分割された状態
Ｃ二なる。
説明する平面図である。第１１ｇ（ａ）〜（ｄ）は、そ
れぞれ第２図（ａ）〜（ｄ）の状！！に相当する。第１
図（ａ）は導体２及び抵抗３が基板１の上Ｃ（り返し同
じ間隔で作られた状態を示し、第１囚伽）は、レーザー
光等ｆ二より分割用の溝４が基板１の表面じ設けられた
状態を示す。第１自（ｃ）は基板１を溝４に沿って分割
した状態を示すが、個片基板５の金、ＦＡ端子電極６が
取り付けられる辺が直線状になるよう（ニなっており、
まだ分割は完了していない状態を示している。第１図（
ｄ）は、金属端子電極６の先端部分７が各個片基板５の
上の導体２の上Ｃ固定保持された状態を示す。この後、
ハンダ付は等の方法により、各導体２と各先端部分７と
が固定され、さらに金属端子電極６と各先端部分７との
中間の位置で切断され、各個片基板５が分割された状態
Ｃ二なる。
以上説明したようＣ二、本発明区；係る製造方法によれ
ば、従来例Ｃニルべて作業の最終工程Ｃ２近い所まで個
片基板を分割しない状態で作業を行うために、生産の自
動化、省力化が容易【２行なえる。
ば、従来例Ｃニルべて作業の最終工程Ｃ２近い所まで個
片基板を分割しない状態で作業を行うために、生産の自
動化、省力化が容易【２行なえる。
第１図は、本発明Ｃ係る混成ｆ４Ｍ回路の製造方法を示
す平面自、第２図は従来の混Ｗ：、集積回路の場合の製
造方法の一例を示す平面図である０１・・・基板； ２
・・・導体； ６・・・抵抗； ４・・・４；５・・・
個片基板； ６・・・金属端子電極；７・・・先端部分
： ８・・・欠落部分。
す平面自、第２図は従来の混Ｗ：、集積回路の場合の製
造方法の一例を示す平面図である０１・・・基板； ２
・・・導体； ６・・・抵抗； ４・・・４；５・・・
個片基板； ６・・・金属端子電極；７・・・先端部分
： ８・・・欠落部分。
Claims (1)
- 複数個の同一パターンの繰り返しによつて作成された
絶縁性基板を分割し、各同一パターンの個片基板を作る
混成集積回路の製造方法において、少なくとも一辺が、
該パターンに取り付けられる金属端子電極の先端部分の
間隔の整数倍の寸法を備える該個片基板を用い、該金属
端子電極の先端部分を前記個片基板のパターンの所定の
位置へ固定した後に、前記個片基板に分割することを特
徴とする混成集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59208623A JPS6185850A (ja) | 1984-10-04 | 1984-10-04 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59208623A JPS6185850A (ja) | 1984-10-04 | 1984-10-04 | 混成集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6185850A true JPS6185850A (ja) | 1986-05-01 |
Family
ID=16559289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59208623A Pending JPS6185850A (ja) | 1984-10-04 | 1984-10-04 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6185850A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227502A (ja) * | 2006-02-22 | 2007-09-06 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
-
1984
- 1984-10-04 JP JP59208623A patent/JPS6185850A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007227502A (ja) * | 2006-02-22 | 2007-09-06 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0669005B2 (ja) | 多層シ−トコイル | |
| JPH06291428A (ja) | 回路基板 | |
| JPS6185850A (ja) | 混成集積回路の製造方法 | |
| JPS58123795A (ja) | 回路基板 | |
| JPS627109A (ja) | ネツトワ−ク電子部品の製造方法 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JPH04372101A (ja) | 角形チップ抵抗器及びその製造方法 | |
| JPS60257257A (ja) | サ−マルプリントヘツドの製造方法 | |
| JPS6185849A (ja) | 混成集積回路 | |
| JPS5939419Y2 (ja) | ジヤンパユニツト | |
| JP2966215B2 (ja) | 高電圧用固定抵抗器の製造方法 | |
| JPH0413841B2 (ja) | ||
| JPH0131283B2 (ja) | ||
| JPS6033576Y2 (ja) | プリント板用帯板状ジヤンパ−線 | |
| JPH06164096A (ja) | 回路基板 | |
| JPH0529508Y2 (ja) | ||
| JPS58219702A (ja) | チツプ抵抗器の製造方法 | |
| JPS61133689A (ja) | ワイヤ接続配線板およびその製造方法 | |
| JP2568052B2 (ja) | 汎用回路基板における電子回路用配線パターンの形成方法 | |
| JPS58215060A (ja) | 厚膜集積回路基板 | |
| JPS62154601A (ja) | 厚膜抵抗体 | |
| JP2000357604A (ja) | 集合基板 | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPS6273640A (ja) | ハイブリツド型集積回路 | |
| JPS6332910A (ja) | チツプ形電子部品の製造方法 |