JPS618795A - デ−タアンプ回路 - Google Patents
デ−タアンプ回路Info
- Publication number
- JPS618795A JPS618795A JP59126791A JP12679184A JPS618795A JP S618795 A JPS618795 A JP S618795A JP 59126791 A JP59126791 A JP 59126791A JP 12679184 A JP12679184 A JP 12679184A JP S618795 A JPS618795 A JP S618795A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- level
- bus line
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータアンプ回路に関し、特に電界効果トラン
ジスタを用いたダイナミックＲ，ＡＭのデータアンプ回
路に関する。
ジスタを用いたダイナミックＲ，ＡＭのデータアンプ回
路に関する。
（従来の技術）
従来、記憶回路において、読出し、書込みを行うデータ
信号を増幅すｂためにデータアンプ回路が用いられてい
る。
信号を増幅すｂためにデータアンプ回路が用いられてい
る。
第２図は、従来のデータアンプ回路の一例の回路図であ
る。
る。
この回路は、トランジスタＱｌ−Ｑ１ｏ及び容量素子Ｃ
１，Ｃ２からなシデータアン１活性化信号φｔ、ｌ、デ
ータアンプグルアッ７°信号φＤ２ ％データ７ングリ
セット信号φｐ及び電源電圧Ｖゆの供給を受け、一対の
Ｉ／Ｏバスライン ■。、了。に接続される。符号Ｎ１
〜Ｎ３は節点である。
１，Ｃ２からなシデータアン１活性化信号φｔ、ｌ、デ
ータアンプグルアッ７°信号φＤ２ ％データ７ングリ
セット信号φｐ及び電源電圧Ｖゆの供給を受け、一対の
Ｉ／Ｏバスライン ■。、了。に接続される。符号Ｎ１
〜Ｎ３は節点である。
次にこのデータアンプ回路の動作についで説明する。リ
セット時には、データアンプリセット信号φ、が高レベ
ルに上がりでおシ、節点Ｎ、、Ｎ２は、高レベルとなっ
ている。また、■１０バス２イン■。、■。はＩ１０バ
スプリチャージトランジスタ（図示せず）によシ高レベ
ルに保たれておシ、節点Ｎ３は高レベルよシトランジス
タＱ２ 、Ｑｓのしきい値電圧７１分だけ低い電圧にな
っている。
セット時には、データアンプリセット信号φ、が高レベ
ルに上がりでおシ、節点Ｎ、、Ｎ２は、高レベルとなっ
ている。また、■１０バス２イン■。、■。はＩ１０バ
スプリチャージトランジスタ（図示せず）によシ高レベ
ルに保たれておシ、節点Ｎ３は高レベルよシトランジス
タＱ２ 、Ｑｓのしきい値電圧７１分だけ低い電圧にな
っている。
信号φ酎、φＤ２は低レベルである。
読出し時にはプリチャージ信号φ、が低レベルに落ち一
対のＩ／ＯバスラインＩＯ、Ｉ。に読出し信号が伝達さ
れ、データアンズ活性化信号φＤＩが高レベルに上がシ
、トランジスタＱ２． Ｑ、の共通ソース節点Ｎ３を低
レベルに落としてＩＯ，ＩＯの信号を増幅する。今、パ
スフィンｌ。の信号が高レベルで、ＩＯの信号が低レベ
ルの場合を考えると、トランジスタＱ３がオン状態、ト
ランジスタＱ２はオフ状態なので、工０側の高レベルの
みを落とすとともにトランジスタＱ３を介して節点Ｎ２
の高レベルを低レベルに引）ける。その後、データアン
ズブルアツブ信号φＤ２’が高レベルに上がると、節点
Ｎ１０レベルが容量素子Ｃ！によって持ち上げられて、
トランジスタＱ６を介して■ｏに高レベル側のレベル補
償を行なう。
対のＩ／ＯバスラインＩＯ、Ｉ。に読出し信号が伝達さ
れ、データアンズ活性化信号φＤＩが高レベルに上がシ
、トランジスタＱ２． Ｑ、の共通ソース節点Ｎ３を低
レベルに落としてＩＯ，ＩＯの信号を増幅する。今、パ
スフィンｌ。の信号が高レベルで、ＩＯの信号が低レベ
ルの場合を考えると、トランジスタＱ３がオン状態、ト
ランジスタＱ２はオフ状態なので、工０側の高レベルの
みを落とすとともにトランジスタＱ３を介して節点Ｎ２
の高レベルを低レベルに引）ける。その後、データアン
ズブルアツブ信号φＤ２’が高レベルに上がると、節点
Ｎ１０レベルが容量素子Ｃ！によって持ち上げられて、
トランジスタＱ６を介して■ｏに高レベル側のレベル補
償を行なう。
以上が読出し時の動作説明であるが、このデータアンプ
回路は、読出し後Ｉ／Ｏバスライン’Ｏ＋工０に読出し
信号とは逆データの書込み信号が伝達された場合に書込
み信号に対する応答が迅速に行なえないという欠点があ
る。つまり、工ｏの読出し信号が高レベルで■ｏの書込
み信号が低レベル、■ｏの読出し信号が低レベルで、工
０の書込み信号が高レベルの場合を考えると、■ｏ の
レベルは高レベル状態、つ址シ電源レベルに近い状態か
ら低レベル状態、つまシ接地電位に近い状態に、■ｏの
レベルは低レベル状態、つまシ接地電位に近い状態から
高レベル状態、つまシミ源しベルに近い状態にそれぞれ
変化することになシ、時間がかか多過ぎる。このように
第１図に示すデータアンプ回路は、読出し後の逆テーク
の書き込みに時間がかかり、十分に高速に作動できない
という欠点がある。
回路は、読出し後Ｉ／Ｏバスライン’Ｏ＋工０に読出し
信号とは逆データの書込み信号が伝達された場合に書込
み信号に対する応答が迅速に行なえないという欠点があ
る。つまり、工ｏの読出し信号が高レベルで■ｏの書込
み信号が低レベル、■ｏの読出し信号が低レベルで、工
０の書込み信号が高レベルの場合を考えると、■ｏ の
レベルは高レベル状態、つ址シ電源レベルに近い状態か
ら低レベル状態、つまシ接地電位に近い状態に、■ｏの
レベルは低レベル状態、つまシ接地電位に近い状態から
高レベル状態、つまシミ源しベルに近い状態にそれぞれ
変化することになシ、時間がかか多過ぎる。このように
第１図に示すデータアンプ回路は、読出し後の逆テーク
の書き込みに時間がかかり、十分に高速に作動できない
という欠点がある。
（発明の目的）
本発明の目的は、上記欠点を除去し、高速作動が可能な
データアンプ回路を提供することにある。
データアンプ回路を提供することにある。
（発明のＨ（７成）
本発明のデータアンプ回路はソースが共通接続され、ド
レインとゲートが交叉接続されて各々が一対の１７０パ
スラインに接続される一対の電界効果トランジスタと、
該一対の電界効果トランジスタのソース共通接続点と低
電位電源との間に接続し前記Ｉ／Ｏバスラインに読出し
信号が伝達された際に前記ソースを低電位に引込む手段
を有するデータアンプ回路において、前記一対のＩ／Ｏ
バスラインの間に接続され前記Ｉ１０．＜スジインに前
記読出し信号が伝達されて前記ソースが低電位に引込ま
れた後であってかつ前記Ｉ／Ｏバスラインに引込み信号
が伝達、される前に前記一対の工／Ｏバスラインを電源
電圧と接地電位との中間レベルにバランスさせる手段と
を有することを特徴として構成される。
レインとゲートが交叉接続されて各々が一対の１７０パ
スラインに接続される一対の電界効果トランジスタと、
該一対の電界効果トランジスタのソース共通接続点と低
電位電源との間に接続し前記Ｉ／Ｏバスラインに読出し
信号が伝達された際に前記ソースを低電位に引込む手段
を有するデータアンプ回路において、前記一対のＩ／Ｏ
バスラインの間に接続され前記Ｉ１０．＜スジインに前
記読出し信号が伝達されて前記ソースが低電位に引込ま
れた後であってかつ前記Ｉ／Ｏバスラインに引込み信号
が伝達、される前に前記一対の工／Ｏバスラインを電源
電圧と接地電位との中間レベルにバランスさせる手段と
を有することを特徴として構成される。
（実施例）
次に、本発明の実施例について図面を用いて説明する。
第１図は本発明の一実施例の回路図である。
この実施例は、ソースが共通接続され、ドレインとゲー
トが交叉接続されて各々が一対のＩ／ＯバスラインＩｏ
、 ＩＯに接続される一対の電界効果トランジスタＱ！
、Ｑｓと、この一対の電界効果トランジスタＱ２．
Ｑｓのソース共通接続点Ｎ３と低電位電源（接地電位）
との間に接続しＩ１０バスラインエ０．■ｏに読出し信
号が伝達された際にトランジスタＱ２ 、Ｑｓソースを
低電位（接地電位）。
トが交叉接続されて各々が一対のＩ／ＯバスラインＩｏ
、 ＩＯに接続される一対の電界効果トランジスタＱ！
、Ｑｓと、この一対の電界効果トランジスタＱ２．
Ｑｓのソース共通接続点Ｎ３と低電位電源（接地電位）
との間に接続しＩ１０バスラインエ０．■ｏに読出し信
号が伝達された際にトランジスタＱ２ 、Ｑｓソースを
低電位（接地電位）。
に引込む手段としての電界効果トランジスタＱｔを有す
るデータアンプ回路において、一対の■１０バスライン
エ◎＋ＩＯの間に接続され、この■／Ｏバスラインに読
出し信号が伝達されてＱ２ 、Ｑｓのソースが低電位に
引込まれた彼であってかつ■／Ｏバスライン■。、■。
るデータアンプ回路において、一対の■１０バスライン
エ◎＋ＩＯの間に接続され、この■／Ｏバスラインに読
出し信号が伝達されてＱ２ 、Ｑｓのソースが低電位に
引込まれた彼であってかつ■／Ｏバスライン■。、■。
に書込み信号が伝達される前に一対のＩ／Ｏバスライン
Ｉｏ、 Ｉ、 ｉ電源電圧■Ｄつと接地電位との中間レ
ベルにバランスさせる手段としての電界効果トランジス
タＱ＋ｔを設けることによシ構成される。
Ｉｏ、 Ｉ、 ｉ電源電圧■Ｄつと接地電位との中間レ
ベルにバランスさせる手段としての電界効果トランジス
タＱ＋ｔを設けることによシ構成される。
本発明によシ新規に設けたＩ／Ｏバスライン■。。
エ０をバランスさせる手段としての電界効果トランジス
タＱ＋＋はライトワンショット信号φ１が入力されると
導通し、Ｉ１０バスラインエ。、■。のどちらか高レベ
ル側から低レベル側へ電流を流してＩ／Ｏバスラインを
電源電圧Ｖ工と接地電位との中間レベルにバランスさせ
る。
タＱ＋＋はライトワンショット信号φ１が入力されると
導通し、Ｉ１０バスラインエ。、■。のどちらか高レベ
ル側から低レベル側へ電流を流してＩ／Ｏバスラインを
電源電圧Ｖ工と接地電位との中間レベルにバランスさせ
る。
次に、この実施例の動作について説明する。
リセット時、読出し時は、第２図に示した従来例での動
作と同じであり、ライトワンショット信号φ７は低レベ
ルのままである。
作と同じであり、ライトワンショット信号φ７は低レベ
ルのままである。
読出し後、Ｉ／Ｏバスライン■。の読出し信号が高レベ
ルで、はぼ電源電圧■ＤＤレベル近くの電位にあり、Ｉ
／ＯバスラインＩＯが低レベルでほぼ接地電位近くにあ
る。その後、書込み信号がＩ／Ｏバスラインに伝達され
る前に、２・ｆトワンショット信号φ７は、高レベルに
上がシ、一対の工／ＯバスラインＩＯ，ＩＯのレベルを
トランジスタＱＩ＋を介してそれぞれ電源電圧■ＤＤレ
ベルと接地電位の中間レベルにする。その後ライトワン
ショット信号φ１は低レベルに落ちるとともに書込み信
号がＩ／ＯバスラインＩＯ，ＩＯに伝達される。
ルで、はぼ電源電圧■ＤＤレベル近くの電位にあり、Ｉ
／ＯバスラインＩＯが低レベルでほぼ接地電位近くにあ
る。その後、書込み信号がＩ／Ｏバスラインに伝達され
る前に、２・ｆトワンショット信号φ７は、高レベルに
上がシ、一対の工／ＯバスラインＩＯ，ＩＯのレベルを
トランジスタＱＩ＋を介してそれぞれ電源電圧■ＤＤレ
ベルと接地電位の中間レベルにする。その後ライトワン
ショット信号φ１は低レベルに落ちるとともに書込み信
号がＩ／ＯバスラインＩＯ，ＩＯに伝達される。
書込みは、Ｉｌｏ、ｆ＜スジイン■。が高レベルの場合
には■ｏ１０ バス２イン１ｏは電源レベルと接地電位
の中間レベルから／電源レベルに持ち上げられ、Ｉ／Ｏ
バスライン了０は前記中間レベルから接地電位に下げら
れ、高速に書込みが完了する。
には■ｏ１０ バス２イン１ｏは電源レベルと接地電位
の中間レベルから／電源レベルに持ち上げられ、Ｉ／Ｏ
バスライン了０は前記中間レベルから接地電位に下げら
れ、高速に書込みが完了する。
（発明の効果）
以上説明したように、本発明によれば、読出し後の書込
み時に書込信号に迅速に応答し、高速動作が可能なデー
タアンプ回路が得られる。
み時に書込信号に迅速に応答し、高速動作が可能なデー
タアンプ回路が得られる。
第１図は本発明の一実施例の回路図、第２図は従来のデ
ータアンプ回路の一例の回路図である。 ｃｌ、 ｃ２．容量素子、■０９Ｔｏ・・工／Ｏバスラ
イン、Ｎ、−Ｎ３・・・節点、Ｑ１〜Ｑｌｌ・トランジ
スタ、ＶｆｌＤ・・・電源電圧、φＤｉ ・データア
ンプ活性化信号、φＤ２・・・データアンプグルアンプ
信号、φＰ ・データアンプリセット信号、φｗ−ライ
トワンショット信号。
ータアンプ回路の一例の回路図である。 ｃｌ、 ｃ２．容量素子、■０９Ｔｏ・・工／Ｏバスラ
イン、Ｎ、−Ｎ３・・・節点、Ｑ１〜Ｑｌｌ・トランジ
スタ、ＶｆｌＤ・・・電源電圧、φＤｉ ・データア
ンプ活性化信号、φＤ２・・・データアンプグルアンプ
信号、φＰ ・データアンプリセット信号、φｗ−ライ
トワンショット信号。
Claims (1)
- ソースが共通接続され、ドレインとゲートが交叉接続
されて各々が一対のＩ／Ｏバスラインに接続される一対
の電界効果トランジスタと、該一対の電界効果トランジ
シタのソース共通接続点と低電位電源との間に接続し前
記Ｉ／Ｏバスラインに読出し信号が伝達された際に前記
ソースを低電位に引込む手段を有するデータアンプ回路
において、前記一対のＩ／Ｏバスラインの間に接続され
前記Ｉ／Ｏバスラインに前記読出し信号が伝達されて前
記ソースが低電位に引込まれた後であってかつ前記Ｉ／
Ｏバスラインに書込信号が伝達される前に前記一対のＩ
／Ｏバスラインを電源電圧と接地電位との中間レベルに
バランスさせる手段とを有することを特徴とするデータ
アンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126791A JPS618795A (ja) | 1984-06-20 | 1984-06-20 | デ−タアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59126791A JPS618795A (ja) | 1984-06-20 | 1984-06-20 | デ−タアンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS618795A true JPS618795A (ja) | 1986-01-16 |
Family
ID=14944030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59126791A Pending JPS618795A (ja) | 1984-06-20 | 1984-06-20 | デ−タアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618795A (ja) |
-
1984
- 1984-06-20 JP JP59126791A patent/JPS618795A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0583998B2 (ja) | ||
| JPH04119597A (ja) | 不揮発性半導体記憶装置のセンスアンプ | |
| CN108288480B (zh) | 一种基于磁隧道结的数据锁存读出灵敏放大器 | |
| JPH0612632B2 (ja) | メモリ回路 | |
| JPS63288497A (ja) | 半導体メモリ装置のレベルシフト回路 | |
| JPS6282595A (ja) | 共通ゲ−トを有するｍｏｓ差動センス増幅器 | |
| JPH0241114B2 (ja) | ||
| JPH01175314A (ja) | 入力インバータ回路 | |
| JPS618795A (ja) | デ−タアンプ回路 | |
| CN103646665B (zh) | 一种异步sram的i/o接口电路 | |
| JP3319427B2 (ja) | 半導体メモリ装置 | |
| JPS60170091A (ja) | センス回路 | |
| JPH04298896A (ja) | 半導体記憶装置 | |
| JPS6260190A (ja) | 半導体記憶装置 | |
| JPH0217872B2 (ja) | ||
| JPS6043294A (ja) | 半導体メモリ装置 | |
| JP2702265B2 (ja) | 半導体記憶装置 | |
| JPS63877B2 (ja) | ||
| JPH02263389A (ja) | 半導体回路 | |
| JPS639319B2 (ja) | ||
| JPS63140489A (ja) | 半導体記憶装置 | |
| JPS598909B2 (ja) | 感知増巾器 | |
| JPH0580760B2 (ja) | ||
| JPH04123393A (ja) | メモリ装置 | |
| JPS6083295A (ja) | デ−タアンプ回路 |