JPS618958A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS618958A JPS618958A JP59129287A JP12928784A JPS618958A JP S618958 A JPS618958 A JP S618958A JP 59129287 A JP59129287 A JP 59129287A JP 12928784 A JP12928784 A JP 12928784A JP S618958 A JPS618958 A JP S618958A
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- casting resin
- surface energy
- pellet
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は基板上に実装されたベレットをキャスティング
樹脂で封止する型式の半導体装置に適用して％に効果の
ある技術に関する。
樹脂で封止する型式の半導体装置に適用して％に効果の
ある技術に関する。
基板上に実装されたベレットをキャスティング樹脂で封
止することはα線による誤動作等を防止するために効果
があるものと考えられる。その場合、キャスティング樹
脂が封止領域外に流出することは好ましくないので、そ
の流出の防止のためにダムあるいはキャスティング樹脂
にぬれない界面活性剤入りのコーティング層を設ける等
の手段が考えられる。
止することはα線による誤動作等を防止するために効果
があるものと考えられる。その場合、キャスティング樹
脂が封止領域外に流出することは好ましくないので、そ
の流出の防止のためにダムあるいはキャスティング樹脂
にぬれない界面活性剤入りのコーティング層を設ける等
の手段が考えられる。
しかしながら、この場合、工程数が増す他、たとえばペ
レットの上のように、コーティング層を設けることので
きない部分のみに規制することはできないことが本発明
者によって解明された。その結果、ベレット実装面積が
十分でないことが生じることが見い出された。
レットの上のように、コーティング層を設けることので
きない部分のみに規制することはできないことが本発明
者によって解明された。その結果、ベレット実装面積が
十分でないことが生じることが見い出された。
本発明の目的は、キャスティング樹脂が封止領域外に流
出することを防止し、ペレットを基板上にできるだけ多
数実装することのできる技術な提供することにある。
出することを防止し、ペレットを基板上にできるだけ多
数実装することのできる技術な提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に゛説明すれば、次の通りである。
を簡単に゛説明すれば、次の通りである。
すなわち、本発明は、キャスティング樹脂で封止される
領域を、表面エネルギーの小さいテープキャリアで取り
囲み、前記目的を達成できるものである。 − 〔実施例１〕 第１図は本発明による一実施例である半導体装置の概略
断面図である。
領域を、表面エネルギーの小さいテープキャリアで取り
囲み、前記目的を達成できるものである。 − 〔実施例１〕 第１図は本発明による一実施例である半導体装置の概略
断面図である。
この実施例において、外部配線基板１はその裏面に対し
て直角に延びるアキシャル型のリードビン２を多数本有
している。この外部配線基板１のｌ 複数
個のペレット取付は用凹部、には、ペレット３がそれぞ
れペレットステージ４を介して実装されている。また、
外部配線基板１の上には回路基板５が形成されている。
て直角に延びるアキシャル型のリードビン２を多数本有
している。この外部配線基板１のｌ 複数
個のペレット取付は用凹部、には、ペレット３がそれぞ
れペレットステージ４を介して実装されている。また、
外部配線基板１の上には回路基板５が形成されている。
この回路基板５はペレット３の電極部とワイヤ６と接続
され、また外部配線基板１内の配線７を介してリードピ
ン２と接続されている。回路基板５のワイヤ取付部の外
側領域には、コネクタノくンプ８が設けられ、このコネ
クタバンプ８の上には、表面エネルギーの小さい材料で
作られたテープキャリア９が回路基板５と平行に設けら
れている。
され、また外部配線基板１内の配線７を介してリードピ
ン２と接続されている。回路基板５のワイヤ取付部の外
側領域には、コネクタノくンプ８が設けられ、このコネ
クタバンプ８の上には、表面エネルギーの小さい材料で
作られたテープキャリア９が回路基板５と平行に設けら
れている。
テープキャリア９はその全体または少なくとも表面が表
面エネルギーの小さいもの、たとえばフッ素またはシリ
コン樹脂よりなり、これらの材料は他の物質との結合性
が少ないものである。
面エネルギーの小さいもの、たとえばフッ素またはシリ
コン樹脂よりなり、これらの材料は他の物質との結合性
が少ないものである。
さらに、前記コネクタバンプ８およびテープキャリア９
で囲まれた領域内には、キャスティング樹脂１０がペレ
ット３およびワイヤ６等を封止するよう設けられている
。
で囲まれた領域内には、キャスティング樹脂１０がペレ
ット３およびワイヤ６等を封止するよう設けられている
。
このキャスティング樹脂ｌＯはそれを取り囲むチー７°
キ“リア９が表面”ネ′ギーの′」゛さゝ゛材料
・りで作られていることにより、該テープキャリア
９で取−ち囲まれた領域の外には流出せず、該テープキ
ャリア９で取り囲まれた領域内のみに安定して大量に盛
り上げることができる。
キ“リア９が表面”ネ′ギーの′」゛さゝ゛材料
・りで作られていることにより、該テープキャリア
９で取−ち囲まれた領域の外には流出せず、該テープキ
ャリア９で取り囲まれた領域内のみに安定して大量に盛
り上げることができる。
したがって、本実施例では、キャスティング樹脂９の流
出することがないことにより、高密度実装が可能となる
等の利点が得られる。
出することがないことにより、高密度実装が可能となる
等の利点が得られる。
〔実施例２〕
第２図は本発明の実施例２である半導体装置の要部の部
分断面図である。
分断面図である。
この実施例においては、ペレット３はバンプ１１で７エ
イスダウンボンデイングにより回路基板５上に実装され
ている。
イスダウンボンデイングにより回路基板５上に実装され
ている。
この場合も、ペレット取付は領域は表面エネルギーの小
さい材料のテープキャリア９で取り囲まれているので、
キャスティング樹脂１０が該テープキャリア９で取り囲
まれた領域より外側に流出することは防止される。
さい材料のテープキャリア９で取り囲まれているので、
キャスティング樹脂１０が該テープキャリア９で取り囲
まれた領域より外側に流出することは防止される。
〔実施例３〕
第３図は本発明のさらに他の実施例である半導体装置の
要部の部分断面図である。
要部の部分断面図である。
本実施例では、テープキャリア９はペレット３の上まで
延在し、バンプ１２でペレット３の電極部と接続されて
いる。
延在し、バンプ１２でペレット３の電極部と接続されて
いる。
したがって、本実施例におけるキャスティング樹脂１０
はペレット３の上のみに限定され、それよりも外側に流
出することはない。
はペレット３の上のみに限定され、それよりも外側に流
出することはない。
（１）２キヤステイング樹脂による封止領域を、表面エ
ネルギーの小さいテープキャリアで取り囲んだことによ
り、キャスティング樹脂が封止領域の外に流出すること
がなく、限られた領域内に安定して保持でき、１つの素
子取付面積が小さくなるので高密度実装が可能である。
ネルギーの小さいテープキャリアで取り囲んだことによ
り、キャスティング樹脂が封止領域の外に流出すること
がなく、限られた領域内に安定して保持でき、１つの素
子取付面積が小さくなるので高密度実装が可能である。
（２）テープキャリアを用いることにより、特別なダム
やコーティング層を別に加工する必要がなく、工程数お
よびコストを低減できる。
やコーティング層を別に加工する必要がなく、工程数お
よびコストを低減できる。
（３）キャスティング樹脂の流出がないことにより、キ
ャスティング樹脂本来の目的であるα線エラー等の防止
を確実に行うことができる。
ャスティング樹脂本来の目的であるα線エラー等の防止
を確実に行うことができる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば、テープキャリアの材料や構造等は前記実施例
以外のものにすることができ、る。
以外のものにすることができ、る。
また、半導体装置の構造等も前記実施例に限定されるも
のではない。
のではない。
第１図は本発明の一実施例である半導体装置の部分断面
図、 第２図は本発明の他の実施例の要部の部分断面図、 第３図は本発明のさらに他の実施例の要部の部分断面図
である。 １・・・外部配線基板、２・・・リードビン、３・・・
ペレット、４・・・ベレットステージ、５・・・回路基
板、６・・・ワイヤ、７・・・配線、８川コネクタバン
プ、９・・・ｔ テープキャリア、１０・・
・キャスティング樹脂、１１・・・パン７’、１２・・
・バンプ。 第 １ 図 第 ２ 図
図、 第２図は本発明の他の実施例の要部の部分断面図、 第３図は本発明のさらに他の実施例の要部の部分断面図
である。 １・・・外部配線基板、２・・・リードビン、３・・・
ペレット、４・・・ベレットステージ、５・・・回路基
板、６・・・ワイヤ、７・・・配線、８川コネクタバン
プ、９・・・ｔ テープキャリア、１０・・
・キャスティング樹脂、１１・・・パン７’、１２・・
・バンプ。 第 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、基板上に実装されたペレットをキャスティング樹脂
で封止する半導体装置において、キャスティング樹脂に
よる封止領域を、表面エネルギーの小さいテープキャリ
アで取り囲んだことを特徴とする半導体装置。 ２、前記表面エネルギーの小さいテープキャリアは、該
テープキャリア自体またはその表面のみを表面エネルギ
ーの小さい材料で構成されていることを特徴とする特許
請求の範囲第１項記載の半導体装置。 ３、前記表面エネルギーの小さい材料がフッ素樹脂また
はシリコン樹脂よりなることを特徴とする特許請求の範
囲第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129287A JPS618958A (ja) | 1984-06-25 | 1984-06-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129287A JPS618958A (ja) | 1984-06-25 | 1984-06-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS618958A true JPS618958A (ja) | 1986-01-16 |
Family
ID=15005843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59129287A Pending JPS618958A (ja) | 1984-06-25 | 1984-06-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS618958A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205332A (ja) * | 1989-02-03 | 1990-08-15 | Toppan Printing Co Ltd | フィルムキャリア及びその製造方法 |
-
1984
- 1984-06-25 JP JP59129287A patent/JPS618958A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02205332A (ja) * | 1989-02-03 | 1990-08-15 | Toppan Printing Co Ltd | フィルムキャリア及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943843A (en) | Semiconductor device | |
| US5533256A (en) | Method for directly joining a chip to a heat sink | |
| CN1331221C (zh) | 芯片球栅阵列封装结构 | |
| KR100446290B1 (ko) | 댐을 포함하는 반도체 패키지 및 그 제조방법 | |
| US6476474B1 (en) | Dual-die package structure and method for fabricating the same | |
| US7009288B2 (en) | Semiconductor component with electromagnetic shielding device | |
| GB2039145A (en) | Semiconductor device shielding | |
| KR960012449A (ko) | 반도체장치 | |
| JPS55128851A (en) | Semiconductor memory device | |
| JPH04116859A (ja) | 半導体装置 | |
| US6815835B2 (en) | Single sided adhesive tape for compound diversion on BOC substrates | |
| JPS5992556A (ja) | 半導体装置 | |
| JPS63239826A (ja) | 半導体装置 | |
| CN212113624U (zh) | 一种防焊料溢出的基板结构 | |
| EP3923319B1 (en) | Semiconductor package with heatsink | |
| CN221747222U (zh) | 引线框以及芯片封装产品 | |
| JP2781476B2 (ja) | 反射型フォトインタラプタ | |
| JPH02105446A (ja) | 混成集積回路 | |
| JPS5974653A (ja) | 半導体装置 | |
| JPS5833856A (ja) | 半導体装置 | |
| JPS61125055A (ja) | 半導体装置 | |
| JPS6352457A (ja) | 半導体装置 | |
| JPS58124251A (ja) | 樹脂封止形半導体装置 | |
| CN115440677A (zh) | 半导体封装 | |
| JPS60223142A (ja) | 半導体装置 |