JPS6194338A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS6194338A JPS6194338A JP59215156A JP21515684A JPS6194338A JP S6194338 A JPS6194338 A JP S6194338A JP 59215156 A JP59215156 A JP 59215156A JP 21515684 A JP21515684 A JP 21515684A JP S6194338 A JPS6194338 A JP S6194338A
- Authority
- JP
- Japan
- Prior art keywords
- film
- porous silicon
- resist
- silicon oxide
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多孔質シリコン酸化物によシミ気的に分離され
たシリコン領域を有する半導体基板において、半導体基
板の反シを抑制し、かつシリコン領域の幅の制限を取除
くことを可能とした半導体基板およびその製造方法に関
するものである。
たシリコン領域を有する半導体基板において、半導体基
板の反シを抑制し、かつシリコン領域の幅の制限を取除
くことを可能とした半導体基板およびその製造方法に関
するものである。
（従来技術）
従来、シリコン領域を多孔質シリコン酸化物によって電
気的に分離する構造は第４図に示すような工程によって
形成されていた。まず（ａ）図に示すようにｐ形シリコ
ン基板ｌＯ上に堆積した耐酸化性膜１またとえば窒化ケ
イ素膜を堆積し、この耐酸化性膜ｌｌ上にレジス）１２
を塗布する。次にリソグラフィーによシレジスト１２を
選択的に除去し、さらに選択的に残されたレジスト１２
をマスクとして耐酸化性膜１１を除去する。次に（１）
）図に示すように耐酸化性膜１１．レジスト１２をマス
クとしてシリコン基板上に拡散法あるいはイオン注入法
によって■族不純物を導入し、ｐ形高濃度領域１３を形
成する。次にレジスト１２を除去した後、■族不純物を
イオン注入法によってシリコン基板１０上に導入し、耐
酸化性膜１１下にｎ形シリコン層１４を形成する。この
場合、ｐ形高濃度領域１３はｐ形のｔまである。次に（
ａ）図に示すように陽極化成処理によって、ｎ形シリコ
ン領域１４の側面ならびに底面に多孔質シリコン領域１
５を形成する。次に（ｅ）図に示すように酸化性雰囲気
中で多孔質シリコン１５を多孔質シリコン酸化物１６に
変え、シリコン領域１４を電気的に絶縁分離する。次に
（１１図に示すように耐酸化性膜１１を除去し、シリコ
ン領域１４上に半導体素子を形成し、集積回路を製造し
ていた。
気的に分離する構造は第４図に示すような工程によって
形成されていた。まず（ａ）図に示すようにｐ形シリコ
ン基板ｌＯ上に堆積した耐酸化性膜１またとえば窒化ケ
イ素膜を堆積し、この耐酸化性膜ｌｌ上にレジス）１２
を塗布する。次にリソグラフィーによシレジスト１２を
選択的に除去し、さらに選択的に残されたレジスト１２
をマスクとして耐酸化性膜１１を除去する。次に（１）
）図に示すように耐酸化性膜１１．レジスト１２をマス
クとしてシリコン基板上に拡散法あるいはイオン注入法
によって■族不純物を導入し、ｐ形高濃度領域１３を形
成する。次にレジスト１２を除去した後、■族不純物を
イオン注入法によってシリコン基板１０上に導入し、耐
酸化性膜１１下にｎ形シリコン層１４を形成する。この
場合、ｐ形高濃度領域１３はｐ形のｔまである。次に（
ａ）図に示すように陽極化成処理によって、ｎ形シリコ
ン領域１４の側面ならびに底面に多孔質シリコン領域１
５を形成する。次に（ｅ）図に示すように酸化性雰囲気
中で多孔質シリコン１５を多孔質シリコン酸化物１６に
変え、シリコン領域１４を電気的に絶縁分離する。次に
（１１図に示すように耐酸化性膜１１を除去し、シリコ
ン領域１４上に半導体素子を形成し、集積回路を製造し
ていた。
（発明が解決しようとする問題点）
しかし、この方法には次のような欠点があった。
シリコン基板ｌＯの主面上片面に多孔質シリコン酸化物
１６を形成するため、シリコン基板１０に反シが生ずる
。第５図に示すように多孔質シリコン酸化物１６が厚く
なるに従って、シリコン基板１０の反シは急激に増大す
る。この反シはシリコン領域１４の結晶欠陥を増大させ
また、リソグラフィを困難にする。そのため、反ルを抑
える方法として、（イ）多孔質シリコン酸化物１６の厚
さをうずくする。（ロ）多孔質シリコン酸化物１６の密
度を小さくするという方法が考えられる。しかし、（イ
）の方法ではシリコン領域１４を多孔質シリコン酸化物
で完全に電気的に分離するためには、第６図において、 Ｗ≦２（Ｔ−ｔ） ・・・・・・（１）という制限が
生ずる。ここでＷはシリコン領域の幅、Ｔは多孔質シリ
コン酸化物の厚さ、ｔはシリコン領域の厚さである。ゆ
えに多孔質シリコン領域Ｔをうすくすることは、シリコ
ン領域の幅Ｗを小さくすることになシ、集積回路設計に
制限を加えるという欠点を持っている。一方（ロ）の方
法では第７図（ａ） Ｋ示すごとく、多孔質シリコンの
密度を小さくすることによ多酸化後の多孔質シリコン酸
化物の密度を小さくし、シリコン基板の反シを抑えるこ
とができるので、（イ）のようにシリコン領域の幅Ｗに
制限はなくなる。しかし、多孔質シリコン酸化物の密度
を小さくすると、（ｂＪ図に示すごとく多孔質シリコン
酸化物のエツチングレートが増加する。従って第４図（
ｅ）に示す構造では多孔質シリコン酸化物は表面に露出
しているため、集積回路製造工程中のエツチング工程に
よって多孔質シリコン酸化物はおおきくエツチングされ
、多孔質シリコン酸化物とシリコン領域間の表面段差が
大きくなシ、集積回路における配森の細り、断線を引き
おこし、歩留りの低下の原因となるという欠点があった
。
１６を形成するため、シリコン基板１０に反シが生ずる
。第５図に示すように多孔質シリコン酸化物１６が厚く
なるに従って、シリコン基板１０の反シは急激に増大す
る。この反シはシリコン領域１４の結晶欠陥を増大させ
また、リソグラフィを困難にする。そのため、反ルを抑
える方法として、（イ）多孔質シリコン酸化物１６の厚
さをうずくする。（ロ）多孔質シリコン酸化物１６の密
度を小さくするという方法が考えられる。しかし、（イ
）の方法ではシリコン領域１４を多孔質シリコン酸化物
で完全に電気的に分離するためには、第６図において、 Ｗ≦２（Ｔ−ｔ） ・・・・・・（１）という制限が
生ずる。ここでＷはシリコン領域の幅、Ｔは多孔質シリ
コン酸化物の厚さ、ｔはシリコン領域の厚さである。ゆ
えに多孔質シリコン領域Ｔをうすくすることは、シリコ
ン領域の幅Ｗを小さくすることになシ、集積回路設計に
制限を加えるという欠点を持っている。一方（ロ）の方
法では第７図（ａ） Ｋ示すごとく、多孔質シリコンの
密度を小さくすることによ多酸化後の多孔質シリコン酸
化物の密度を小さくし、シリコン基板の反シを抑えるこ
とができるので、（イ）のようにシリコン領域の幅Ｗに
制限はなくなる。しかし、多孔質シリコン酸化物の密度
を小さくすると、（ｂＪ図に示すごとく多孔質シリコン
酸化物のエツチングレートが増加する。従って第４図（
ｅ）に示す構造では多孔質シリコン酸化物は表面に露出
しているため、集積回路製造工程中のエツチング工程に
よって多孔質シリコン酸化物はおおきくエツチングされ
、多孔質シリコン酸化物とシリコン領域間の表面段差が
大きくなシ、集積回路における配森の細り、断線を引き
おこし、歩留りの低下の原因となるという欠点があった
。
（問題点を解決するための手段）
本発明は上記の欠点を改善するために提案されたもので
、半導体基板上に多孔質シリコン酸化物と多孔質シリコ
ン酸化物によって電気的に絶縁分離されたシリコン領域
からなる構造において製造工程中、弗酸を用いるエツチ
ング工程があっても、低密度の多孔質シリコンを有して
も、段差を生ぜず、低密度シリコンの反シが少く、半導
体基板に生じる応力を減少させ、かつ平坦性を保った半
導体装置ならびにその製造方法を提供することを目的と
するものである。
、半導体基板上に多孔質シリコン酸化物と多孔質シリコ
ン酸化物によって電気的に絶縁分離されたシリコン領域
からなる構造において製造工程中、弗酸を用いるエツチ
ング工程があっても、低密度の多孔質シリコンを有して
も、段差を生ぜず、低密度シリコンの反シが少く、半導
体基板に生じる応力を減少させ、かつ平坦性を保った半
導体装置ならびにその製造方法を提供することを目的と
するものである。
上記の目的を達成するため、本発明はシリコン基板上に
形成された多孔質シリコン酸化物と、前記の多孔質シリ
コン酸化物内に形成され、かつ側面及び底面が前記の多
孔質シリコン酸化物と接する構造を有するシリコン領域
と、前記のシリコン領域を除いた前記の多孔質シリコン
酸化物表面上に形成された耐弗酸性膜とを具備すること
を特徴とする半導体装置を発明の要旨とするものである
。
形成された多孔質シリコン酸化物と、前記の多孔質シリ
コン酸化物内に形成され、かつ側面及び底面が前記の多
孔質シリコン酸化物と接する構造を有するシリコン領域
と、前記のシリコン領域を除いた前記の多孔質シリコン
酸化物表面上に形成された耐弗酸性膜とを具備すること
を特徴とする半導体装置を発明の要旨とするものである
。
さらに本発明は、
（ａＪ ｐ形シリコン基板上に耐酸化性膜を形成し、前
記の耐酸化性膜上にパターン化したレジスト膜を形成す
る工程と、 （１））前記のレジスト膜をマスクとして露出した耐酸
化性膜をエツチング除去する工程と、（Ｃ）前記のレジ
スト膜及び残った耐酸化性膜をマスクとして、不純物イ
オンを注入して高濃度ｐ形シリコン層を形成する工程と
、 （ａ）前記のレジスト膜を除去した後、不純物イオンを
注入して前記の残った耐酸化性膜の下にｎ形シリコン層
を形成する工程と、 （θ）陽極化成を行って前記のｐ形シリコン基板及び高
濃度ｐ形シリコン層を多孔質シリコンとする工程と、 （ｆ）前記の多孔質シリコンを酸化して多孔質シリコン
酸化物とする工程と、 （ｇ）前記の多孔質シリコン酸化物の表面に耐弗酸性膜
を堆積する工程と、 （ｈ）前記の耐弗酸性膜上にレジス）Ｍを形成する工程
と、 （１）前記のレジスト膜を、前記のシリコン層上の部分
のみを除去する工程と、 （、＋）残されたレジス）ＩＮをマスクとして、前記の
耐弗酸性膜及び耐酸化性膜をエツチング除去する工程と
、 （ｋ）前記の残されたレジスト膜を除去する工程とを具
備することを特徴とする半導体装置の製造方法を発明の
要旨とするものである。
記の耐酸化性膜上にパターン化したレジスト膜を形成す
る工程と、 （１））前記のレジスト膜をマスクとして露出した耐酸
化性膜をエツチング除去する工程と、（Ｃ）前記のレジ
スト膜及び残った耐酸化性膜をマスクとして、不純物イ
オンを注入して高濃度ｐ形シリコン層を形成する工程と
、 （ａ）前記のレジスト膜を除去した後、不純物イオンを
注入して前記の残った耐酸化性膜の下にｎ形シリコン層
を形成する工程と、 （θ）陽極化成を行って前記のｐ形シリコン基板及び高
濃度ｐ形シリコン層を多孔質シリコンとする工程と、 （ｆ）前記の多孔質シリコンを酸化して多孔質シリコン
酸化物とする工程と、 （ｇ）前記の多孔質シリコン酸化物の表面に耐弗酸性膜
を堆積する工程と、 （ｈ）前記の耐弗酸性膜上にレジス）Ｍを形成する工程
と、 （１）前記のレジスト膜を、前記のシリコン層上の部分
のみを除去する工程と、 （、＋）残されたレジス）ＩＮをマスクとして、前記の
耐弗酸性膜及び耐酸化性膜をエツチング除去する工程と
、 （ｋ）前記の残されたレジスト膜を除去する工程とを具
備することを特徴とする半導体装置の製造方法を発明の
要旨とするものである。
次に本発明の詳細な説明する。なお実施例は一つの例示
であって、本発明の精神を逸脱しない範囲で、種々の変
更あるいは改良を行いうろことは云うまでもない。
であって、本発明の精神を逸脱しない範囲で、種々の変
更あるいは改良を行いうろことは云うまでもない。
第１図は本発明の半導体装置の実施例を示すもので、図
において５０はシリコン基板、５１は多孔質シリコン酸
化物、５２はシリコン領域、５３は耐弗酸性膜である。
において５０はシリコン基板、５１は多孔質シリコン酸
化物、５２はシリコン領域、５３は耐弗酸性膜である。
次にこの構造の製造方法について述べる。
まず、第二図（ａ）に示すごとくｐ形シリコン基板１０
１上に耐酸化性膜１０２を堆積した後、リソグラフィー
技術を用いてレジス） １０３を選択的に耐酸化性ｉ＋
０２上に形成する。次に（ｂ）図に示すごとく、レジス
ト１０３をマスクにして露出した耐酸化性膜１０２をエ
ツチングする。次にｆｃ）図に示すごとく、耐酸化性膜
１０２．レジストｌＯ３をマスクとしてＩ族不純物イオ
ン、たとえばホウ素イオンをシリコン基板１０１中へ注
入し、高濃度ｐ形シリコン層１０４を形成する。次に（
ｄ）図に示すごとく、レジスト１０３を除去した後、Ｖ
族イオンあるいは水素イオンを注入し耐酸化性膜１０２
下にｎ形シリコン層１０５を形成する。このとき高濃度
ｐ形シリコン層１０４はｐ形のままかわらない。次に、
たとえば弗酸濃度４０％ 、電流密度３０ ｍＡ／（ｙ
ｌＨ２の条件で陽極化成を行い、（ｅ）図に示すごとく
、ｐ形シリコン基板１０１および高濃度ｐ形シリコン層
１０４を多孔質シリコン１０６ Ｋ変える。次Ｋ （ｆ
）図に示すごとく酸素雰囲気中で、たとえば１０５０’
ｏ 、 １００分の条件の下で酸化を行い、多孔質シリ
コン１０６を多孔質シリコン酸化物１０７にかえる。次
に（ｇ）図に示すごとく表面に耐弗酸性膜たとえば窒化
シリコン膜１０８を数十ナノメータ程度堆積する。この
とき、耐酸化性膜１０２は耐弗酸性膜１０８を堆積する
前にあらかじめ取除いても、取除かなくてもよい。次に
（ｈＪ図に示すごとく耐弗酸性膜１０８上にレジスト１
０９を塗布する。次に（１）図に示すごとく、リソグラ
フィー技術を用いてシリコン層１０５土のレジストを除
去する。このとき、レジスト１０９にネガ形を用いたと
ｉｐ、用いるマスクは（ａ）図でレジス） １０３ ヲ
形成するに用いたマスクと同一でよく、また、レジスト
１０９にポジ形レジストを用いたとき用いるマスクは（
ａ）図でレジス） １０３を形成するに用いたマスクの
反転パターンマスクを用いればよい。次に（ｊ１図に示
ｆごとくレジスト１０９をマスクにして耐弗酸性膜１０
８および耐酸化性膜１０２をエツチング除去する。そし
て（ｋ）図に示すごとくレジスト１０９を除去し、第１
図と同様の構造を得る（ただし、耐弗酸性の残存部分は
第１図と相補の例を示した）。
１上に耐酸化性膜１０２を堆積した後、リソグラフィー
技術を用いてレジス） １０３を選択的に耐酸化性ｉ＋
０２上に形成する。次に（ｂ）図に示すごとく、レジス
ト１０３をマスクにして露出した耐酸化性膜１０２をエ
ツチングする。次にｆｃ）図に示すごとく、耐酸化性膜
１０２．レジストｌＯ３をマスクとしてＩ族不純物イオ
ン、たとえばホウ素イオンをシリコン基板１０１中へ注
入し、高濃度ｐ形シリコン層１０４を形成する。次に（
ｄ）図に示すごとく、レジスト１０３を除去した後、Ｖ
族イオンあるいは水素イオンを注入し耐酸化性膜１０２
下にｎ形シリコン層１０５を形成する。このとき高濃度
ｐ形シリコン層１０４はｐ形のままかわらない。次に、
たとえば弗酸濃度４０％ 、電流密度３０ ｍＡ／（ｙ
ｌＨ２の条件で陽極化成を行い、（ｅ）図に示すごとく
、ｐ形シリコン基板１０１および高濃度ｐ形シリコン層
１０４を多孔質シリコン１０６ Ｋ変える。次Ｋ （ｆ
）図に示すごとく酸素雰囲気中で、たとえば１０５０’
ｏ 、 １００分の条件の下で酸化を行い、多孔質シリ
コン１０６を多孔質シリコン酸化物１０７にかえる。次
に（ｇ）図に示すごとく表面に耐弗酸性膜たとえば窒化
シリコン膜１０８を数十ナノメータ程度堆積する。この
とき、耐酸化性膜１０２は耐弗酸性膜１０８を堆積する
前にあらかじめ取除いても、取除かなくてもよい。次に
（ｈＪ図に示すごとく耐弗酸性膜１０８上にレジスト１
０９を塗布する。次に（１）図に示すごとく、リソグラ
フィー技術を用いてシリコン層１０５土のレジストを除
去する。このとき、レジスト１０９にネガ形を用いたと
ｉｐ、用いるマスクは（ａ）図でレジス） １０３ ヲ
形成するに用いたマスクと同一でよく、また、レジスト
１０９にポジ形レジストを用いたとき用いるマスクは（
ａ）図でレジス） １０３を形成するに用いたマスクの
反転パターンマスクを用いればよい。次に（ｊ１図に示
ｆごとくレジスト１０９をマスクにして耐弗酸性膜１０
８および耐酸化性膜１０２をエツチング除去する。そし
て（ｋ）図に示すごとくレジスト１０９を除去し、第１
図と同様の構造を得る（ただし、耐弗酸性の残存部分は
第１図と相補の例を示した）。
また第１図の構造を得るための他の製造方法について述
べる。まず第２図（ａ）から（ｈ）までは同様である。
べる。まず第２図（ａ）から（ｈ）までは同様である。
次に適切なレジスト１０９の膜厚を選びある条件で全面
に光を照射する。この場合シリコンは多孔質シリコン酸
化物よシ光の反射率が大きいためシリコン層１０５上に
照射した光はシリコン層１０５内に入り、シリコン層内
で反射しＳ再びレジスト１０９内へ侵入し、レジスト１
０９を感光する。
に光を照射する。この場合シリコンは多孔質シリコン酸
化物よシ光の反射率が大きいためシリコン層１０５上に
照射した光はシリコン層１０５内に入り、シリコン層内
で反射しＳ再びレジスト１０９内へ侵入し、レジスト１
０９を感光する。
一方、シリコン層以外の多孔質シリコン酸化膜上へ照射
された光は多孔質シリコン酸化膜１０７内へ深く侵入し
吸収されるため、反射して再びレジスト１０９を感光す
る光量はわずかである。従って同一の光量を第２図（ｈ
＋に示す半導体基板へ照射してもシリコン層１０９上の
レジスト部分の方が多孔質シリコン酸化膜１０７上のレ
ジスト部分よシ全受光量は増大する。従ってレジスト１
０９としてポジ形レジストを用い、適切なレジスト膜厚
および適切な光の波長および光量を選べばマスクを用い
たリソグラフィー技術を用いることなしに、自己整合的
に第２図（１）の構造を有ることができる。
された光は多孔質シリコン酸化膜１０７内へ深く侵入し
吸収されるため、反射して再びレジスト１０９を感光す
る光量はわずかである。従って同一の光量を第２図（ｈ
＋に示す半導体基板へ照射してもシリコン層１０９上の
レジスト部分の方が多孔質シリコン酸化膜１０７上のレ
ジスト部分よシ全受光量は増大する。従ってレジスト１
０９としてポジ形レジストを用い、適切なレジスト膜厚
および適切な光の波長および光量を選べばマスクを用い
たリソグラフィー技術を用いることなしに、自己整合的
に第２図（１）の構造を有ることができる。
また、第１図に類似な他の構造を得る他の製造方法につ
いて述べる。第２図（ａＪから（ｄ） ｔでは同一であ
る。次に第２図（ｅ）において陽極化成時に用いる弗酸
濃度を４０チ未満にして形成される多孔質シリコン１０
６の密度を約Ｉ Ｐ／ｃｍＺ以下と小さくする。
いて述べる。第２図（ａＪから（ｄ） ｔでは同一であ
る。次に第２図（ｅ）において陽極化成時に用いる弗酸
濃度を４０チ未満にして形成される多孔質シリコン１０
６の密度を約Ｉ Ｐ／ｃｍＺ以下と小さくする。
次に、これを酸素雰囲気中の高温下で多孔質シリコン１
０６を酸化する。この場合、多孔質シリコン酸化膜１０
６は第３図（ａ）に示すごとく、多孔質シリコン酸化膜
１０７に変わるが、多孔質シリコン１０６の密度が約Ｉ
Ｐ／ｍｕと小さいため酸化時に体積は収縮し、第３図
ｋ）に示すごとく、シリコン１０５上の耐酸化性マスク
１０２と表面に露出している多孔質シリコン酸化膜１０
７との間には段差が生じる。
０６を酸化する。この場合、多孔質シリコン酸化膜１０
６は第３図（ａ）に示すごとく、多孔質シリコン酸化膜
１０７に変わるが、多孔質シリコン１０６の密度が約Ｉ
Ｐ／ｍｕと小さいため酸化時に体積は収縮し、第３図
ｋ）に示すごとく、シリコン１０５上の耐酸化性マスク
１０２と表面に露出している多孔質シリコン酸化膜１０
７との間には段差が生じる。
段差としては多孔質シリコン酸化膜１０７の方が耐酸化
膜１０２よシ下がった段差となる。
膜１０２よシ下がった段差となる。
次に（ｂ）図に示すごとく多孔質シリコン酸化膜および
耐酸化性膜１０２上に耐弗酸性膜１１０を堆積する。こ
の場合、あらかじめ熱したリン酸等によシ耐酸化性膜１
０２をと９のぞき、シリコン層１０５上に直接耐弗酸性
膜１１０を堆積してもよい。
耐酸化性膜１０２上に耐弗酸性膜１１０を堆積する。こ
の場合、あらかじめ熱したリン酸等によシ耐酸化性膜１
０２をと９のぞき、シリコン層１０５上に直接耐弗酸性
膜１１０を堆積してもよい。
次に（Ｑ）図に示すごとく、表面が平坦となるようにレ
ジスト膜１１０を塗布する。そして（ｄ）図に示すごと
くドライエツチング技術を用いて、レジスト１１１およ
び耐弗酸性膜１１０および耐酸化性膜１０２が同一のエ
ッチレートとなるエツチング条件を選び、シリコン層１
０５が露出するまでエツチングを行う。そして最後にシ
リ・コン層外に残ったレジストを除去しくｅ）図の構造
を得る。
ジスト膜１１０を塗布する。そして（ｄ）図に示すごと
くドライエツチング技術を用いて、レジスト１１１およ
び耐弗酸性膜１１０および耐酸化性膜１０２が同一のエ
ッチレートとなるエツチング条件を選び、シリコン層１
０５が露出するまでエツチングを行う。そして最後にシ
リ・コン層外に残ったレジストを除去しくｅ）図の構造
を得る。
（発明の効果）
以上説明したよう釦１本発明によれば以下に述べる利点
を有する。
を有する。
（イ）多孔質シリコン酸化膜表面を耐弗酸性膜によって
被覆することＫよシ、弗酸による多孔質シリコン酸化層
のエツチングを抑えることができる。よって多孔質シリ
コン酸化物のエツチング速度を気にする必要がないため
、多孔質シリコン酸化膜の形成条件の自由度が増し反り
が少なく、平坦性の良い、多孔質シリコン酸化膜で分離
された単結晶シリコン領域を有する半導体基板を得るこ
とができる。
被覆することＫよシ、弗酸による多孔質シリコン酸化層
のエツチングを抑えることができる。よって多孔質シリ
コン酸化物のエツチング速度を気にする必要がないため
、多孔質シリコン酸化膜の形成条件の自由度が増し反り
が少なく、平坦性の良い、多孔質シリコン酸化膜で分離
された単結晶シリコン領域を有する半導体基板を得るこ
とができる。
（ロ）多孔質シリコン酸化物と、単結晶シリコンの光の
反射率の違いにより ＩＪングラフイー仮術を用いるこ
となしに、選択的にシリコン頭載上にのみレジストを除
去することができ、（イ）で述べた構造を容易に形成で
きる。
反射率の違いにより ＩＪングラフイー仮術を用いるこ
となしに、選択的にシリコン頭載上にのみレジストを除
去することができ、（イ）で述べた構造を容易に形成で
きる。
（ハ）多孔質シリコン酸化物表面をシリコン領域表面よ
シ下げることによシ、リングラフイー技術を用いること
なしに（イ）で述べた構造を容易に形成できる。
シ下げることによシ、リングラフイー技術を用いること
なしに（イ）で述べた構造を容易に形成できる。
等の効果を有するものである。
第１図は本発明の半導体装置、第２図は本発明の半導体
装置の製造工程、第３図は製造工程の他の実施例、第４
図は従来の半導体装置の製造工程、第５図乃至第７図は
説明図を示す。 １０・・・単結晶シリコン、１１・・・耐酸化性膜、１
２・・・レジスト、１３・・・高濃度ｐ形シリコン、１
４・・・ｎ形シリコン、１５・・・多孔質シリコン、１
６・・・多孔質シリコシ酸化物、５０・・・シリコン基
板、５１・・・多孔質シリコン酸化物、５２・・・シリ
コン領域、５３・・・耐弗酸性膜、１０１・・・ｐ形シ
リコン基板、１０２・・・耐酸化性膜、１０３・・・レ
ジスト、１０．４・・・高濃度ｐ形シリコン層、１０５
・・・ｎ形シリコン、１０６・・・多孔質シリコン、１
０７・・・多孔質シリコン酸化物、１０８・・・耐弗酸
性膜、ｌＯ°９・・・レジスト、１１０・・・耐弗酸性
膜
装置の製造工程、第３図は製造工程の他の実施例、第４
図は従来の半導体装置の製造工程、第５図乃至第７図は
説明図を示す。 １０・・・単結晶シリコン、１１・・・耐酸化性膜、１
２・・・レジスト、１３・・・高濃度ｐ形シリコン、１
４・・・ｎ形シリコン、１５・・・多孔質シリコン、１
６・・・多孔質シリコシ酸化物、５０・・・シリコン基
板、５１・・・多孔質シリコン酸化物、５２・・・シリ
コン領域、５３・・・耐弗酸性膜、１０１・・・ｐ形シ
リコン基板、１０２・・・耐酸化性膜、１０３・・・レ
ジスト、１０．４・・・高濃度ｐ形シリコン層、１０５
・・・ｎ形シリコン、１０６・・・多孔質シリコン、１
０７・・・多孔質シリコン酸化物、１０８・・・耐弗酸
性膜、ｌＯ°９・・・レジスト、１１０・・・耐弗酸性
膜
Claims (3)
- （１）シリコン基板上に形成された多孔質シリコン酸化
物と、前記の多孔質シリコン酸化物内に形成され、かつ
側面及び底面が前記の多孔質シリコン酸化物と接する構
造を有するシリコン領域と、前記のシリコン領域を除い
た前記の多孔質シリコン酸化物表面上に形成された耐弗
酸性膜とを具備することを特徴とする半導体装置。 - （２）（ａ）ｐ形シリコン基板上に耐酸化性膜を形成し
、前記の耐酸化性膜上にパターン化したレジスト膜を形
成する工程と、 （ｂ）前記のレジスト膜をマスクとして露出した耐酸化
性膜をエッチング除去する工程と、 （ｃ）前記のレジスト膜及び残つた耐酸化性膜をマスク
として、不純物イオンを注入して高濃度ｐ形シリコン層
を形成する工程と、 （ｄ）前記のレジスト膜を除去した後、不純物イオンを
注入して前記の残つた耐酸化性膜の下にｎ形シリコン層
を形成する工程と、 （ｅ）陽極化成を行つて前記のｐ形シリコン基板及び高
濃度ｐ形シリコン層を多孔質シリコンとする工程と、 （ｆ）前記の多孔質シリコンを酸化して多孔質シリコン
酸化物とする工程と、 （ｇ）前記の多孔質シリコン酸化物の表面に耐弗酸性膜
を堆積する工程と、 （ｈ）前記の耐弗酸性膜上にレジスト膜を形成する工程
と、 （ｉ）前記のレジスト膜を、前記のシリコン層上の部分
のみを除去する工程と、 （ｊ）残されたレジスト膜をマスクとして、前記の耐弗
酸性膜及び耐酸化性膜をエッチング除去する工程と、 （ｋ）前記の残されたレジスト膜を除去する工程とを具
備することを特徴とする半導体装置の製造方法。 - （３）多孔質シリコン酸化物を化成する際、多孔質シリ
コンの密度が多孔質シリコン酸化物の体積が収縮するよ
うに選定されていることを特徴とする特許請求の範囲第
２項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215156A JPS6194338A (ja) | 1984-10-16 | 1984-10-16 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59215156A JPS6194338A (ja) | 1984-10-16 | 1984-10-16 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6194338A true JPS6194338A (ja) | 1986-05-13 |
Family
ID=16667585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59215156A Pending JPS6194338A (ja) | 1984-10-16 | 1984-10-16 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6194338A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
-
1984
- 1984-10-16 JP JP59215156A patent/JPS6194338A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5421958A (en) * | 1993-06-07 | 1995-06-06 | The United States Of America As Represented By The Administrator Of The United States National Aeronautics And Space Administration | Selective formation of porous silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| US4465705A (en) | Method of making semiconductor devices | |
| JPS6194338A (ja) | 半導体装置およびその製造方法 | |
| JPH0210730A (ja) | 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造 | |
| KR100318426B1 (ko) | 반도체소자의소자분리막제조방법 | |
| JPH1154499A (ja) | 半導体装置の製造方法 | |
| JPH11186253A (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
| KR0166500B1 (ko) | 반도체 소자의 소자분리 산화막 제조방법 | |
| KR100287916B1 (ko) | 반도체 소자 격리막 제조방법 | |
| KR100364416B1 (ko) | 반도체소자의소자격리방법 | |
| KR930008845B1 (ko) | 반도체소자의 소자 격리방법 | |
| KR100209226B1 (ko) | 소자분리를 위한 반도체 장치 제조방법 | |
| KR100266024B1 (ko) | 반도체장치의소자격리방법 | |
| KR100310463B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR960006974B1 (ko) | 반도체 소자의 필드산화막 제조방법 | |
| KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
| KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100248349B1 (ko) | 필드산화막제조방법 | |
| JPH03159240A (ja) | 半導体装置の製造方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH067573B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6324635A (ja) | 半導体装置の製造方法 |