JPS6194389A - 半導体レ−ザ−素子の製造方法 - Google Patents
半導体レ−ザ−素子の製造方法Info
- Publication number
- JPS6194389A JPS6194389A JP59216643A JP21664384A JPS6194389A JP S6194389 A JPS6194389 A JP S6194389A JP 59216643 A JP59216643 A JP 59216643A JP 21664384 A JP21664384 A JP 21664384A JP S6194389 A JPS6194389 A JP S6194389A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- layer
- active layer
- manufacturing
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、光集積回路などに適した半導体レーザーの製
造方法に関するものである。
造方法に関するものである。
従来例の構成とその問題点
従来の半導体レーザー素子の１つとして埋込み構造の例
を第１図に示す。まず第１図（ａ）に示すようにｎ型Ｉ
ｎＰ基板１上にバッフ１一層となるｎ型ＩｎＰ層２、活
性層となるＩｎＧａＡｓＰ層３、クラッド層となるＰ型
ＩｎＰ層４を順次エピタキシャル成長を行う。次に第１
図（ｂ）に示すようにエツチングを施した後に、第２図
（Ｃ）のように埋込み層となるＰ型ＩｎＰ ５、ｎ型Ｉ
ｎＰ ６をエピタキシャル成長し、電極７，８を形成す
る。しかしこの構造では２回のエピタキシャル成長が必
要であり、また埋込みの際の界面への欠陥の導入、エツ
チング制御性などの欠点があった。
を第１図に示す。まず第１図（ａ）に示すようにｎ型Ｉ
ｎＰ基板１上にバッフ１一層となるｎ型ＩｎＰ層２、活
性層となるＩｎＧａＡｓＰ層３、クラッド層となるＰ型
ＩｎＰ層４を順次エピタキシャル成長を行う。次に第１
図（ｂ）に示すようにエツチングを施した後に、第２図
（Ｃ）のように埋込み層となるＰ型ＩｎＰ ５、ｎ型Ｉ
ｎＰ ６をエピタキシャル成長し、電極７，８を形成す
る。しかしこの構造では２回のエピタキシャル成長が必
要であり、また埋込みの際の界面への欠陥の導入、エツ
チング制御性などの欠点があった。
またこれらのプロセスを簡素化した素子の例を第２図に
示す。まず第２図（？Ｌ）に示すようにｎ型ＩｎＰ基板
１上に、ｎ型ＩｎＰ層２、Ｉｎ Ｇａ Ａｓ Ｐ層３、
Ｐ型ＩｎＰ層４を順次エピタキシャル成長する。次に第
２図（ｂ）に示すようにエツチングを行なった後に、第
２図（Ｃ）に示すように活性層３についてのみ選択的に
横方向に、活性層幅として充分なまでエツチングを施す
。その後第２図（ｄ）では再度昇温して、マストランス
ホートラ用いてマノシュルーム型半導体レーザー素子を
形成するものである。まだ第２図（６）では絶縁膜９を
形成し活性層の両側を補強し半導体レーザー素子を形成
するものである。この構造を用いるならば、エピタキシ
ャル族４１７）工程は一回ですますことができる。しか
し、第２図（Ｃ）に示す横方向の活性層のエツチング制
御性に欠点があり、また第２図（ｄ）については埋込み
エピタキシャル成長の代シに昇温する工程がはいってく
る不都合が生口るものである。
示す。まず第２図（？Ｌ）に示すようにｎ型ＩｎＰ基板
１上に、ｎ型ＩｎＰ層２、Ｉｎ Ｇａ Ａｓ Ｐ層３、
Ｐ型ＩｎＰ層４を順次エピタキシャル成長する。次に第
２図（ｂ）に示すようにエツチングを行なった後に、第
２図（Ｃ）に示すように活性層３についてのみ選択的に
横方向に、活性層幅として充分なまでエツチングを施す
。その後第２図（ｄ）では再度昇温して、マストランス
ホートラ用いてマノシュルーム型半導体レーザー素子を
形成するものである。まだ第２図（６）では絶縁膜９を
形成し活性層の両側を補強し半導体レーザー素子を形成
するものである。この構造を用いるならば、エピタキシ
ャル族４１７）工程は一回ですますことができる。しか
し、第２図（Ｃ）に示す横方向の活性層のエツチング制
御性に欠点があり、また第２図（ｄ）については埋込み
エピタキシャル成長の代シに昇温する工程がはいってく
る不都合が生口るものである。
発明の目的
本発明は、半導体レーザー素子の電流狭搾のための構造
を容易に得る事を目的としている。
を容易に得る事を目的としている。
発明の構成
本発明は、半導体基板上に形成したストライプ状の絶縁
膜間の露出基板上に、選択的に活性層。
膜間の露出基板上に、選択的に活性層。
クラッド層となる半導体層をエピタキシャル成長して形
成することにより、電流狭搾のだめの構造を１回のエピ
タキシャル成長で行う事を可能としている。
成することにより、電流狭搾のだめの構造を１回のエピ
タキシャル成長で行う事を可能としている。
実施例の説明
本発明を図にもとづいてＩｎＰ系の半導体レーザーを例
に詳細に説明する。まず第３図（ａ）に示すように、ｎ
型ＩｎＰ基板１上にストライプ状の絶縁膜１０を形成す
る。その際基板露出部分１１ば、半導体レーザーの活性
層幅に適した幅にするものである。次に基板露出部分１
１上に、第３図（ｂ）に示すように活性層となるＩｎ
ｅａ Ａｓ Ｐ層１２を選択的に液相エピタキシャル成
長法により形成する。さらに前記活性層１２上にクラッ
ド層となるＰ型ｒｎＰ層１３を選択的に液相エピタキシ
ャル成長する。
に詳細に説明する。まず第３図（ａ）に示すように、ｎ
型ＩｎＰ基板１上にストライプ状の絶縁膜１０を形成す
る。その際基板露出部分１１ば、半導体レーザーの活性
層幅に適した幅にするものである。次に基板露出部分１
１上に、第３図（ｂ）に示すように活性層となるＩｎ
ｅａ Ａｓ Ｐ層１２を選択的に液相エピタキシャル成
長法により形成する。さらに前記活性層１２上にクラッ
ド層となるＰ型ｒｎＰ層１３を選択的に液相エピタキシ
ャル成長する。
液相エピタキシャル成長では絶縁膜１０上には成長しな
いが、この場合絶縁膜上の溶液中の溶質の過飽和分が露
出基板上に集中するので、前記選択エピタキシャル成長
の際Ｐ型ＩｎＰ１３を第３図（Ｃ）に示すように横方向
に成長する事が可能である。
いが、この場合絶縁膜上の溶液中の溶質の過飽和分が露
出基板上に集中するので、前記選択エピタキシャル成長
の際Ｐ型ＩｎＰ１３を第３図（Ｃ）に示すように横方向
に成長する事が可能である。
しかしこの場合横方向に成長したＰ型１ｎＰ１３と絶縁
膜の間は空洞１４もしくは接する程度であり、結晶とし
ての結合は全くないものである。従ってＰ型ＩｎＰ層１
３の安定と、活性層１２に対するストレスの防止のため
に絶縁膜１５を形成して第３図（ｄｌのように保持する
ようにする。その後絶縁膜１５上を一部エッチングして
、第３図（ｅ）のように電極１６．１７を形成し、半導
体レーザー素子を構成するものである。
膜の間は空洞１４もしくは接する程度であり、結晶とし
ての結合は全くないものである。従ってＰ型ＩｎＰ層１
３の安定と、活性層１２に対するストレスの防止のため
に絶縁膜１５を形成して第３図（ｄｌのように保持する
ようにする。その後絶縁膜１５上を一部エッチングして
、第３図（ｅ）のように電極１６．１７を形成し、半導
体レーザー素子を構成するものである。
発明の効果
以上のように本発明は、ストライプ状絶縁膜を用いた選
択液相エピタキシャル成長によシ半導体レーザー素子の
電流狭搾のだめの構造を得るものである。従って本発明
によれば、１回のエピタキシャル成長と簡単なプロセス
で素子構造の形成が可能であり、素子作製のプロセス簡
略化、エピタキシャル界面状態の向上、同一基板上への
集積化に極めて有利である。
択液相エピタキシャル成長によシ半導体レーザー素子の
電流狭搾のだめの構造を得るものである。従って本発明
によれば、１回のエピタキシャル成長と簡単なプロセス
で素子構造の形成が可能であり、素子作製のプロセス簡
略化、エピタキシャル界面状態の向上、同一基板上への
集積化に極めて有利である。
第１図（＆）〜（０） 、第２図（ａ）〜（ｅ）は従来
の半導体レーザー素子とその製造方法を示した工程断面
図、第３図（２Ｌ）〜（６）は本発明の一実施例の半導
体レーザー素子の製造方法を示した工程断面図である。 １・・・・・・ｎ型ＩｎＰ基板、１ｏ・・自・・絶縁膜
、１１・・・・・ストライプ状の窓、１２・・・・・・
活性ｆ＠ （ＩｎＧａＡｓＰ）、１３・・・・・・クラ
ッド層（Ｐ型ＩｎＰ ）。 第１図 （Ｌ） （タノ 第２図 （Ｏ−ン 第３図
の半導体レーザー素子とその製造方法を示した工程断面
図、第３図（２Ｌ）〜（６）は本発明の一実施例の半導
体レーザー素子の製造方法を示した工程断面図である。 １・・・・・・ｎ型ＩｎＰ基板、１ｏ・・自・・絶縁膜
、１１・・・・・ストライプ状の窓、１２・・・・・・
活性ｆ＠ （ＩｎＧａＡｓＰ）、１３・・・・・・クラ
ッド層（Ｐ型ＩｎＰ ）。 第１図 （Ｌ） （タノ 第２図 （Ｏ−ン 第３図
Claims (1)
- 半導体基板上に、半導体レーザー素子の活性層幅に適し
たストライプ状の窓を絶縁膜によって形成する工程と、
前記絶縁膜間の露出基板上に選択的に活性層となる半導
体層をエピタキシャル法により形成する工程と、前記活
性層上にクラッド層となる半導体層を選択的にエピタキ
シャル法により、活性層幅より充分な横方向の成長が得
られるように形成する工程とを含むことを特徴とした半
導体レーザー素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216643A JPS6194389A (ja) | 1984-10-16 | 1984-10-16 | 半導体レ−ザ−素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216643A JPS6194389A (ja) | 1984-10-16 | 1984-10-16 | 半導体レ−ザ−素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6194389A true JPS6194389A (ja) | 1986-05-13 |
Family
ID=16691648
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216643A Pending JPS6194389A (ja) | 1984-10-16 | 1984-10-16 | 半導体レ−ザ−素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6194389A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5659565A (en) * | 1993-07-29 | 1997-08-19 | Kitamura; Shotaro | Semiconductor optical device with mesa structure which is surrounded laterally by insulating mask for preventing current from leaking directly from cladding layer to substrate and process of fabrication thereof |
-
1984
- 1984-10-16 JP JP59216643A patent/JPS6194389A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5659565A (en) * | 1993-07-29 | 1997-08-19 | Kitamura; Shotaro | Semiconductor optical device with mesa structure which is surrounded laterally by insulating mask for preventing current from leaking directly from cladding layer to substrate and process of fabrication thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01179342A (ja) | 複合半導体結晶体 | |
| JPH02277253A (ja) | 半導体装置の製造方法 | |
| JPS6194389A (ja) | 半導体レ−ザ−素子の製造方法 | |
| JPS6223191A (ja) | リツジ型半導体レ−ザ装置の製造方法 | |
| JPS5850753A (ja) | 半導体装置の製造方法 | |
| JPS61256739A (ja) | 半導体装置の製造方法 | |
| JPS6077486A (ja) | 半導体レ−ザ素子の製造方法 | |
| JPS6165447A (ja) | 半導体装置の製造方法 | |
| JPS58225683A (ja) | 半導体レーザの製造方法 | |
| JPS6351558B2 (ja) | ||
| JP2762447B2 (ja) | 半導体装置の製造方法 | |
| JPS599990A (ja) | 半導体レ−ザの製造方法 | |
| JP2943006B2 (ja) | 半導体基板の製造方法 | |
| JPH02231782A (ja) | 半導体レーザの製造方法 | |
| JPS5978544A (ja) | 半導体集積回路 | |
| JPS63268263A (ja) | 半導体装置 | |
| JPH05206573A (ja) | 半導体レーザ装置の製造方法 | |
| JPH084149B2 (ja) | 光素子 | |
| JPS62113442A (ja) | 半導体装置の製造方法 | |
| JPS6062173A (ja) | 半導体レ−ザ装置 | |
| JPH0479275A (ja) | 端面発光ダイオード | |
| JPH01236676A (ja) | 半導体レーザの製造方法 | |
| JPH0254595A (ja) | 半導体レーザ装置の製造方法 | |
| JPH04307986A (ja) | 半導体発光素子の製造方法 | |
| JPH07288361A (ja) | 半導体レーザ及びその製造方法 |