JPS6196751A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6196751A JPS6196751A JP21771284A JP21771284A JPS6196751A JP S6196751 A JPS6196751 A JP S6196751A JP 21771284 A JP21771284 A JP 21771284A JP 21771284 A JP21771284 A JP 21771284A JP S6196751 A JPS6196751 A JP S6196751A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- semiconductor device
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 24
- 150000004767 nitrides Chemical class 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract 3
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract 3
- 239000011574 phosphorus Substances 0.000 claims abstract 3
- 239000010410 layer Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000002356 single layer Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract 3
- 238000010586 diagram Methods 0.000 abstract 2
- 230000002411 adverse Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、一層又は多層配線によりて構成される半導体
装置の配線構造に関するものである。
装置の配線構造に関するものである。
（従来技術）
従来、一層又は多層配線で構成される半導体装置の眉間
絶縁膜は配線用導体の上、下層絶縁膜共に酸化膜又は窒
化膜あるいは両者の組合せによる構造となっていた。
絶縁膜は配線用導体の上、下層絶縁膜共に酸化膜又は窒
化膜あるいは両者の組合せによる構造となっていた。
近年、配線層の上層絶縁膜として被覆性の優れるプラズ
マ或はスパッタ成長法等による膜を用いることが多くな
っている。又前記プラズマ法による窒化膜は耐湿性向上
の目的でパッシベーションとしても用いられている。一
方配線用４体としては、半導体装置を形成する工程上の
都合でポリシリアルミを使用する場合或はアロイスパイ
ク改善の目的でＭ−８ｉ、Ｍ−８ｉ−Ｃｕ、Ｍ−Ｃｕ等
を使用する場合が多くなっている。係る配線用導体を配
線、昔とし上層絶縁膜層をプラズマ或はスパッタ成長法
等による被膜とする構造の場合、配線層形成工程及び半
導体装置を完成させる為の組立工程等で受ける熱処理に
よって、前記絶縁膜と配線用導体との反応が発生し配線
が部分的に消失し歩留り及び品質上の問題が発生してい
た。特に配線用導体がポリシリアルミで下層絶縁膜が酸
化膜上層絶縁膜がプラズマ法による窒化膜構造の場合は
消失が激しく、消失の程度が大きい場合や配線幅が４μ
ｍ以下と細い場合には配線が断線まそに至る問題となっ
ていた。勿論程度の軽い場合においても消失によって配
線層の電気的抵抗を増加させるなど設計ルールとのくい
違いにより電気的特性に悪影響を与え歩留り低下となる
場合が多かった。さらには電気的等性が満足しても配線
寿命等の低下など品質上の問題を引き起す場合もあった
。
マ或はスパッタ成長法等による膜を用いることが多くな
っている。又前記プラズマ法による窒化膜は耐湿性向上
の目的でパッシベーションとしても用いられている。一
方配線用４体としては、半導体装置を形成する工程上の
都合でポリシリアルミを使用する場合或はアロイスパイ
ク改善の目的でＭ−８ｉ、Ｍ−８ｉ−Ｃｕ、Ｍ−Ｃｕ等
を使用する場合が多くなっている。係る配線用導体を配
線、昔とし上層絶縁膜層をプラズマ或はスパッタ成長法
等による被膜とする構造の場合、配線層形成工程及び半
導体装置を完成させる為の組立工程等で受ける熱処理に
よって、前記絶縁膜と配線用導体との反応が発生し配線
が部分的に消失し歩留り及び品質上の問題が発生してい
た。特に配線用導体がポリシリアルミで下層絶縁膜が酸
化膜上層絶縁膜がプラズマ法による窒化膜構造の場合は
消失が激しく、消失の程度が大きい場合や配線幅が４μ
ｍ以下と細い場合には配線が断線まそに至る問題となっ
ていた。勿論程度の軽い場合においても消失によって配
線層の電気的抵抗を増加させるなど設計ルールとのくい
違いにより電気的特性に悪影響を与え歩留り低下となる
場合が多かった。さらには電気的等性が満足しても配線
寿命等の低下など品質上の問題を引き起す場合もあった
。
（発明の目的）
本発明の目的は、配線用導体と配線層間絶縁膜との反応
による該配線用導体の消失を防ぐことにある。
による該配線用導体の消失を防ぐことにある。
（発明の構成）
本発明は配線用導体をリンネ鈍物を含む酸化膜（ＰＳＧ
膜）とプラズマ或はスパッタ成長法等によ５
る絶縁膜とではさんだ構造となっている。又、配線用
導体をポリシリアルミとし、下層絶縁膜をＰＳＧ模、上
層絶縁膜をプラズマ窒化膜で構成させたことを特徴とす
る。
膜）とプラズマ或はスパッタ成長法等によ５
る絶縁膜とではさんだ構造となっている。又、配線用
導体をポリシリアルミとし、下層絶縁膜をＰＳＧ模、上
層絶縁膜をプラズマ窒化膜で構成させたことを特徴とす
る。
一般的にＰＳＧ膜の性質としてプラズマ窒化膜と同様に
、バッジベージ舊ン効果及び不純物等のゲッタリング効
果がある。従って絶縁膜等の汚れ等が電気的特性に大き
く影響されやすいＭＯ８構造の半導体装置に使用される
場合が多い。
、バッジベージ舊ン効果及び不純物等のゲッタリング効
果がある。従って絶縁膜等の汚れ等が電気的特性に大き
く影響されやすいＭＯ８構造の半導体装置に使用される
場合が多い。
本発明の配線構造によれば、ＰＳＧ膜で配線用導体と絶
縁膜との反応を防ぐことが出来かつＭＯ８構造型半導体
装置等の電気的特性への悪影響も防ぐことが出来る。
縁膜との反応を防ぐことが出来かつＭＯ８構造型半導体
装置等の電気的特性への悪影響も防ぐことが出来る。
（実施例）
以下図面に基づいて本発明の詳細な説明する。
第２図は従来の配線構造を示す断面図であり、配線用導
体２を酸化膜又は窒化膜或は両者の組合せ膜ではさんで
絶縁している。このような構造の場合、前述したように
配線用導体２と絶縁膜とが種々の熱処理により反応し配
線用導体２が消失する場合が多かった。特に配線用導体
２がポリシリアルミで下層絶縁膜が酸化膜、上層絶縁膜
がプラズマ窒化膜構造の場合は消失が激しく配線巾の細
いものでは断線に至る場合があった。
体２を酸化膜又は窒化膜或は両者の組合せ膜ではさんで
絶縁している。このような構造の場合、前述したように
配線用導体２と絶縁膜とが種々の熱処理により反応し配
線用導体２が消失する場合が多かった。特に配線用導体
２がポリシリアルミで下層絶縁膜が酸化膜、上層絶縁膜
がプラズマ窒化膜構造の場合は消失が激しく配線巾の細
いものでは断線に至る場合があった。
第１図は本発明にかかる配線構造の一実施例の断面図で
あり、第１図（ａ）は配線用導体２をＰＳＧ膜３とプラ
ズマ或はスパッタ成長法等による窒化膜１の絶縁膜とで
はさんだ構造を示している。同図（ｂ）はＰＳＧ膜３と
プラズマ或はスパッタ成長法等による絶縁膜ＩＫ第２の
絶縁膜層（例えばシリカフィルム）を付加した構造を示
している。また同図（ｅ）は配線用導体がポリシリアル
ミ６で下層絶縁膜がＰＳＧ膜３、上層絶縁膜がプラズマ
窒化膜５となる配線構造を示したものである。このよう
な配線構造にすることにより配線用導体と配線層間絶縁
膜との反応を防ぐことが出来、信頼性の高い半導体装置
を得ることが出来る。
あり、第１図（ａ）は配線用導体２をＰＳＧ膜３とプラ
ズマ或はスパッタ成長法等による窒化膜１の絶縁膜とで
はさんだ構造を示している。同図（ｂ）はＰＳＧ膜３と
プラズマ或はスパッタ成長法等による絶縁膜ＩＫ第２の
絶縁膜層（例えばシリカフィルム）を付加した構造を示
している。また同図（ｅ）は配線用導体がポリシリアル
ミ６で下層絶縁膜がＰＳＧ膜３、上層絶縁膜がプラズマ
窒化膜５となる配線構造を示したものである。このよう
な配線構造にすることにより配線用導体と配線層間絶縁
膜との反応を防ぐことが出来、信頼性の高い半導体装置
を得ることが出来る。
第１図は本発明にかかる配線構造の一実施例の断面図で
あり、 第２図は従来の配線構造の断面図である。 図において、１・・・・・・プラズマ或はスパッタ成長
法等による絶縁膜、２・・・・・・配線用導体、３・・
・・・・ＰＳＧ膜、４・・・・・・第２の絶縁膜、５・
・・・・・プラズマ窒化膜、６・・・・・・ポリシリア
ルミ、７・・・・・・酸化膜又は窒化膜である。 （６Ｌ） （Ｃ） 第２図
あり、 第２図は従来の配線構造の断面図である。 図において、１・・・・・・プラズマ或はスパッタ成長
法等による絶縁膜、２・・・・・・配線用導体、３・・
・・・・ＰＳＧ膜、４・・・・・・第２の絶縁膜、５・
・・・・・プラズマ窒化膜、６・・・・・・ポリシリア
ルミ、７・・・・・・酸化膜又は窒化膜である。 （６Ｌ） （Ｃ） 第２図
Claims (2)
- （１）一層又は多層配線で構成される半導体装置におい
て、配線用導体を少なくともリン不純物を含む酸化膜と
、プラズマ或はスパッタ成長法等による絶縁膜とではさ
んだ構造としたことを特徴とする半導体装置。 - （２）配線用導体がポリシリアルミで、下層絶縁膜がリ
ン不純物を含む酸化膜かつ上層絶縁膜がプラズマ窒化膜
で構成される特許請求範囲第（１）項記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21771284A JPS6196751A (ja) | 1984-10-17 | 1984-10-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21771284A JPS6196751A (ja) | 1984-10-17 | 1984-10-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6196751A true JPS6196751A (ja) | 1986-05-15 |
Family
ID=16708552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21771284A Pending JPS6196751A (ja) | 1984-10-17 | 1984-10-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6196751A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653212A (en) * | 1979-10-01 | 1981-05-12 | Toray Ind Inc | Method of drawing around synthetic filament yarn |
| JPS595629A (ja) * | 1982-06-21 | 1984-01-12 | モトロ−ラ・インコ−ポレ−テツド | 二重層表面安定化方法 |
| JPS59189657A (ja) * | 1983-04-13 | 1984-10-27 | Matsushita Electronics Corp | 半導体装置の製造方法 |
-
1984
- 1984-10-17 JP JP21771284A patent/JPS6196751A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5653212A (en) * | 1979-10-01 | 1981-05-12 | Toray Ind Inc | Method of drawing around synthetic filament yarn |
| JPS595629A (ja) * | 1982-06-21 | 1984-01-12 | モトロ−ラ・インコ−ポレ−テツド | 二重層表面安定化方法 |
| JPS59189657A (ja) * | 1983-04-13 | 1984-10-27 | Matsushita Electronics Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100187601B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6611059B1 (en) | Integrated circuitry conductive lines | |
| US5229645A (en) | Semiconductor device and manufacturing method thereof | |
| US5498571A (en) | Method of manufacturing a semiconductor device having reliable multi-layered wiring | |
| JPS6196751A (ja) | 半導体装置 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| KR19990022475A (ko) | 더블 하프 비아 앤티퓨즈 | |
| US5500557A (en) | Structure and method for fabricating integrated circuits | |
| JPH04311059A (ja) | 配線容量の低減方法 | |
| JPS63224342A (ja) | 半導体装置及びその製造方法 | |
| JPH0642481B2 (ja) | 半導体装置の製法 | |
| JPH0360064A (ja) | 半導体装置の製造方法 | |
| KR100247911B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS62181436A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0497531A (ja) | 半導体装置の製造方法 | |
| JPH02192145A (ja) | 半導体装置 | |
| JPH0691079B2 (ja) | 半導体装置の製造方法 | |
| JPS61287151A (ja) | 半導体装置 | |
| JPH05291406A (ja) | ヒューズ回路 | |
| JPS61207032A (ja) | 半導体装置 | |
| JPS63136647A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0569309B2 (ja) | ||
| JPH0555392A (ja) | 半導体装置 | |
| JP2002151658A (ja) | 半導体記憶装置及びその製造方法 |