JPS6196803A - ブ−トストラツプ回路 - Google Patents
ブ−トストラツプ回路Info
- Publication number
- JPS6196803A JPS6196803A JP59217663A JP21766384A JPS6196803A JP S6196803 A JPS6196803 A JP S6196803A JP 59217663 A JP59217663 A JP 59217663A JP 21766384 A JP21766384 A JP 21766384A JP S6196803 A JPS6196803 A JP S6196803A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- bootstrap
- power supply
- bootstrap circuit
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、ブートストラップ回路に関するものである
。
。
従来例の構成とその問題点
第１図は、従来のブートストラップ回路を示す図であり
、図中１は増幅部、２は入力端子、３はブートストラッ
プ端子、４はダイオード、５は出力端子、６は負荷、７
はコンデンサ、８は電源端子である。
、図中１は増幅部、２は入力端子、３はブートストラッ
プ端子、４はダイオード、５は出力端子、６は負荷、７
はコンデンサ、８は電源端子である。
以上の構成からなるブートストラップ回路において、増
幅部１の入力端子２に入力信号が入力されない、いわゆ
る静止状態では、ブートストラップ端子３の電位は、ダ
イオード４による電圧降下分（シリコンダイオードで約
０．７ｖ）だけ電源電圧よりも低くなるために、増幅部
１が使用できる実質的な電源電圧が低下するという不都
合があった。
幅部１の入力端子２に入力信号が入力されない、いわゆ
る静止状態では、ブートストラップ端子３の電位は、ダ
イオード４による電圧降下分（シリコンダイオードで約
０．７ｖ）だけ電源電圧よりも低くなるために、増幅部
１が使用できる実質的な電源電圧が低下するという不都
合があった。
発明の目的
本発明は上記の不都合を排除すべくなされたものであり
、すなわちブートストラップ端子と電源端子との電位差
は比較的小さいとされる、トランジスタのコレクタ・エ
ミッタ間の飽和電圧で設定されるブートストラップ回路
を提供することである。
、すなわちブートストラップ端子と電源端子との電位差
は比較的小さいとされる、トランジスタのコレクタ・エ
ミッタ間の飽和電圧で設定されるブートストラップ回路
を提供することである。
発明の構成
本発明は要約するに、コレクタがブートストラップ端子
に、エミッタが電源端子にそれぞれ接続されたトランジ
スタを設け、このトランジスタを飽和領域で作動させて
前記ブートスドラ・ノブ端子側に電流を供給する構成の
ブートストラップ回路であり、これによれば、電源端子
とプートストラノブ端子間との電位差は前記トランジス
タのコレクタ・エミッタ間の飽和電圧となって、電源電
圧に対してのブートストラップ回路の動作可能な電源電
圧範囲が拡大せられる。
に、エミッタが電源端子にそれぞれ接続されたトランジ
スタを設け、このトランジスタを飽和領域で作動させて
前記ブートスドラ・ノブ端子側に電流を供給する構成の
ブートストラップ回路であり、これによれば、電源端子
とプートストラノブ端子間との電位差は前記トランジス
タのコレクタ・エミッタ間の飽和電圧となって、電源電
圧に対してのブートストラップ回路の動作可能な電源電
圧範囲が拡大せられる。
実施例の説明
第２図は本発明に係るブートストラップ回路の一実施例
を示すものであり、第１図と同じものは同一番号で示す
。
を示すものであり、第１図と同じものは同一番号で示す
。
増幅器１の出力端子５には負荷６が接続されている。ま
た、コンデンサ７はブートストラップ端子３と出力端子
５との間に接続されている。
た、コンデンサ７はブートストラップ端子３と出力端子
５との間に接続されている。
さらに、本発明の必須の構成要素であるトランジスタ９
のエミッタは電源端子８に、そのコレクタはブートスト
ラップ端子３に、そのペースは電流源１０にそれぞれ接
続されている。
のエミッタは電源端子８に、そのコレクタはブートスト
ラップ端子３に、そのペースは電流源１０にそれぞれ接
続されている。
以上の構成によれば、増幅部１の入力端子２に信号が入
力されない、いわゆる静止状態においてのブートストラ
ップ端子３の電位を、電流源１０の電流値を設定させる
ことにより、トランジスタ９の飽和電圧分だけ電源電圧
より小さい電位にすることかできる。ここで、ブートス
トラップ回路を正常に作動させるためには、電源端子８
とブートストラップ端子３との間には所定の電位差ｖａ
が必要であり、この電位差ｖａは電源電圧■。Ｃを有効
に利用するためにも小さい程よい。
力されない、いわゆる静止状態においてのブートストラ
ップ端子３の電位を、電流源１０の電流値を設定させる
ことにより、トランジスタ９の飽和電圧分だけ電源電圧
より小さい電位にすることかできる。ここで、ブートス
トラップ回路を正常に作動させるためには、電源端子８
とブートストラップ端子３との間には所定の電位差ｖａ
が必要であり、この電位差ｖａは電源電圧■。Ｃを有効
に利用するためにも小さい程よい。
また、ブートストラップ端子３と出力端子６との間には
、増幅部１に内蔵されるトランジスタ１１．１２等が介
在されるために、これらの間にも所定の電位差ｖｂをも
たせなければならない。
、増幅部１に内蔵されるトランジスタ１１．１２等が介
在されるために、これらの間にも所定の電位差ｖｂをも
たせなければならない。
さて、静止状態での出力端子６の電圧ｖ０は、電源電圧
ｖ０゜のほぼ半分になるように設定されるのが一般的で
ある。こうした上記のブートストラップ回路に必要な条
件を勘案するならばその機能が充分に発揮できるだめの
動作可能最小電源電圧ｖ８は、 Ｖ、 ＝ （ＶＢ＋ Ｖａ） Ｘ ２ −・町・・・
・・（１）として表わされる。ここで、例えば■ａ−１
ｖとすると、第１図で示される従来回路では、ｖＢＳ−
０，７Ｖであり、動作可能最小電源電圧Ｖ８＝３．４Ｖ
である。これに対して、本発明Ｋかかる第２図で示され
る回路では、トランジスタ９のコレクタとエミッタ間の
飽和電圧を例えば０．２Ｖとすると、動作可能最小電源
電圧■６は２．４■となり、従来に比べて最低動作電圧
が１■も改善されるだめに、特に低電源電圧での動作が
可能となる。
ｖ０゜のほぼ半分になるように設定されるのが一般的で
ある。こうした上記のブートストラップ回路に必要な条
件を勘案するならばその機能が充分に発揮できるだめの
動作可能最小電源電圧ｖ８は、 Ｖ、 ＝ （ＶＢ＋ Ｖａ） Ｘ ２ −・町・・・
・・（１）として表わされる。ここで、例えば■ａ−１
ｖとすると、第１図で示される従来回路では、ｖＢＳ−
０，７Ｖであり、動作可能最小電源電圧Ｖ８＝３．４Ｖ
である。これに対して、本発明Ｋかかる第２図で示され
る回路では、トランジスタ９のコレクタとエミッタ間の
飽和電圧を例えば０．２Ｖとすると、動作可能最小電源
電圧■６は２．４■となり、従来に比べて最低動作電圧
が１■も改善されるだめに、特に低電源電圧での動作が
可能となる。
発明の効果
以上、実施例で詳細に説明したように、本発明にかかる
ブートストラップ回路は、静止状態においてブートスト
ラップ端子の電圧をより電源電圧に近づけることができ
、すなわち、電源電圧をより有効に利用できるブートス
トラップ回路を得ることができるのでその利用価値は太
きい。
ブートストラップ回路は、静止状態においてブートスト
ラップ端子の電圧をより電源電圧に近づけることができ
、すなわち、電源電圧をより有効に利用できるブートス
トラップ回路を得ることができるのでその利用価値は太
きい。
第１図はブートストラップ回路の従来の回路構成を示す
図、第２図は本発明に係るブートストラップ回路図を示
す。 １・・・・・・増幅部、２・・・・・・入力端子、３・
・・・・・ブートストラップ端子、４・・・・・・ダイ
オード、５・・・・・・出力端子、６・・・・・・負荷
、７・・・・・・コンデンサ、８・・・・・・電源端子
、９・・・・・・トランジスタ、１０・・・・・・電流
源、１１．１２・・・・・・トランジスタ。
図、第２図は本発明に係るブートストラップ回路図を示
す。 １・・・・・・増幅部、２・・・・・・入力端子、３・
・・・・・ブートストラップ端子、４・・・・・・ダイ
オード、５・・・・・・出力端子、６・・・・・・負荷
、７・・・・・・コンデンサ、８・・・・・・電源端子
、９・・・・・・トランジスタ、１０・・・・・・電流
源、１１．１２・・・・・・トランジスタ。
Claims (1)
- コレクタがブートストラップ端子に、エミッタが電源端
子にそれぞれ接続されたトランジスタコレクタ電流をブ
ートストラップ端子側へ供給することを特徴とするブー
トストラップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217663A JPS6196803A (ja) | 1984-10-17 | 1984-10-17 | ブ−トストラツプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59217663A JPS6196803A (ja) | 1984-10-17 | 1984-10-17 | ブ−トストラツプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6196803A true JPS6196803A (ja) | 1986-05-15 |
Family
ID=16707767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59217663A Pending JPS6196803A (ja) | 1984-10-17 | 1984-10-17 | ブ−トストラツプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6196803A (ja) |
-
1984
- 1984-10-17 JP JP59217663A patent/JPS6196803A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733196A (en) | Current gain stage with low voltage drop | |
| US4801892A (en) | Current mirror circuit | |
| JPH0521445B2 (ja) | ||
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| JPS59207715A (ja) | 増幅器 | |
| JPS59224905A (ja) | 増幅回路 | |
| JP2540767B2 (ja) | 差動増幅回路 | |
| JPH0421365B2 (ja) | ||
| JPS6129204A (ja) | 増幅回路 | |
| JPH0253307A (ja) | 低周波増幅回路 | |
| JPH0346574Y2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPH0115224Y2 (ja) | ||
| JPH0411042B2 (ja) | ||
| JPS62296608A (ja) | プツシユプル増幅器 | |
| JPS61284109A (ja) | インピ−ダンス変換回路 | |
| JPH0746973Y2 (ja) | 温度補償電圧増幅器 | |
| JPS5996915U (ja) | 利得制御増幅器 | |
| JPS61157175A (ja) | ペデスタル・クランプ回路 | |
| JPS6196804A (ja) | 準コンプリメンタリプッシュプル増幅器 | |
| JPH0327606A (ja) | 電界効果トランジスタ増幅回路 | |
| JPH0126202B2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH01204513A (ja) | 電流出力回路 | |
| JPH0148689B2 (ja) |