JPS6197895A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS6197895A
JPS6197895A JP59219017A JP21901784A JPS6197895A JP S6197895 A JPS6197895 A JP S6197895A JP 59219017 A JP59219017 A JP 59219017A JP 21901784 A JP21901784 A JP 21901784A JP S6197895 A JPS6197895 A JP S6197895A
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
circuit device
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59219017A
Other languages
English (en)
Inventor
藤田 行雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59219017A priority Critical patent/JPS6197895A/ja
Publication of JPS6197895A publication Critical patent/JPS6197895A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、混成集積回路装置の構造に関するものである
〔従来の技術〕
混成集積回路装置は、一般に、いわゆる厚膜技術によっ
て抵抗素子・容量素子等を形成した回路基板上に、半導
体素子その他の搭載部品を接続し、適尚な外装を施して
4成されるものであるが、近年、回路の大規模化に伴い
、大型の回路基板が用いられることが多くなった。
従来、この種の混成集積回路装置は、例えば第4図及び
第5図に示すように、アルミナセラミック基板上に厚膜
技術または薄膜技術により抵抗素子・容量素子等を形成
した回路基板11上に半導体素子その他の搭載部品13
a、13bを接続し、外部端子14a、14b、14c
を導出し、モールドケース15中に樹脂16で封入した
混成集積回路装置17でちる。
〔発明が解決しようとする問題点〕
このような構造の混成集積回路装置をプリント配線板に
実装した場合、このプリント配線板が変形すると混成集
積回路装置に大きな力が作用することがある。即ち第6
図(a)に示すように、プリント配線板18が平担な状
態で混成集積回路装置17の端子14a、14b、14
c、・・・がはんだ付は固定された後、同図中)に示す
ようにプリント配線板18が変形すると、図に示す両端
付近の端子には導出方向に引張応力が、中央付近の端子
には圧縮応力が発生する。応力の大きさは弾性係数とひ
ずみ量の積に比例するが、一般に混成集積回路装置17
を構成する回路基板11や端子14の弾性係数は大きい
ので応力も大きく、甚だしい場合は端子14とプリント
配線板18との接続点の破壊又は混成集積回路装置17
自身の破壊に至ることがある。特に回路基板11が大き
い場合は、プリント配線板の変形曲率が同じでもひずみ
量が大きくなり、注意が必要である。
本発明は、このよつな事情に基づいてなされたもので、
応力を緩和して破壊を防ぐ構造の混成集積回路を提供す
ることを目的としている。
〔問題点を解決するための手段〕
本発明の混成集積回路装置は、その回路基板を複数に分
割し該基板間を接続線で接続することにより可掲性を持
上せた複合回路基板を用い九ことを特徴としている。
〔実施例〕
以下、本発明を実施例により説明する。
本発明の一実施例は、第1図及び第2図に示すように、
アルミナセラミック基板上に厚膜技術又は薄膜技術によ
シ抵抗素子・容量素子等を形成した2枚の回路基板1a
、lb間を接続線2a、λb。
2c、・・・で必要な相互接続を形成し、半導体素子そ
の他の搭載部品3a、3bを接続し、外部端子4a、4
b、4C,・・・を導出し、モールドケース5中に可撓
性樹脂6で封入した混成集積回路装置7でちる、2枚の
回路基板1a、lbは、基板の可撓性を持たせる為に分
割したもので、接続線2a。
2b、2c、・・・によ多回路的には一枚の回路基板と
等価な複合回路基板となる0 このような構造の混成集積回路装置をプリント配線板に
実装し九場合は、このプリント配線板が変形しても混成
集積回路装置にかかる応力は著しく軽減される。即ち、
第3図(a)に示すように、プリント配線板8が平担な
状態で混成集積回路装置7の端子4a、4b、4c、・
・・がはんだ付は固定された後、同図(b)に示すよう
にプリント配線板8      うか変形しても、回路
基板1a、lb間は接続線2部分で容易に折れ曲が9、
回路基板1a、lbを一体と見比時の等測的な弾性係数
が小さくなり、混成集積回路装置ヱに加わる応力は著し
く軽減される。この時樹脂6は可撓性のあるものを選び
、基板1a、lb間の可撓性を防げない配yI1.をす
る。
〔発明の効果〕
以上の如く、本発明によればプリント配線板の変形に対
して混成集積回路装置に発生する応力を著しく緩和でき
るので、特に大型の回路基板を使用する混成集積回路装
置において端子接続の破壊又は混成集積回路装置自身の
破壊を防ぐのに極めて有益でちる。
なお、上述の実施例では回路基板を1aおよび1bの2
枚に分割して構成した場合について述べたが、必要に応
じて3枚以上に分割して応力緩和の効果をさらに高める
ことも可能でちる。
【図面の簡単な説明】
第1図は本発明の混成集積回路装置の実施例の主要部分
を示す斜視図、第2図は該装置の部分断面図、第3図(
a) 、 (b)は該装置の印刷配線板への実装後の変
形を示す部分断面図である。また第4図は従来の混成集
積回路装置の一例の主要部分を示す斜視図、第5図は該
装置の部分断面図、第6図(a) l (b)は該装置
の印刷配線板への実装後の菱形を示す部分断面図である
。 なお、図において、1a、1b、11・・・・・・回路
基板、2a 、2b 、2cm・・−・・接続線、3a
、3b。 13 a 、 l 3 b・−−−−−搭載部品、4 
a 、 4 br 4 cr14a、14b、14cm
・・・・・外部端子、5,15・・・・・・モールドケ
ース、6.16・・・・・・樹脂、7,17・・・・・
・混成集積回路装置、8,18・・・・・・印刷配線板
、でちる。 #4 凹 /a  14a tub 14C 第6 目に) 第5 凹 第6図(b)

Claims (1)

    【特許請求の範囲】
  1.  回路基板を複数に分割し該基板間を接続線で接続する
    ことにより可撓性を持たせた複合回路基板を用いたこと
    を特徴とする混成集積回路装置。
JP59219017A 1984-10-18 1984-10-18 混成集積回路装置 Pending JPS6197895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59219017A JPS6197895A (ja) 1984-10-18 1984-10-18 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59219017A JPS6197895A (ja) 1984-10-18 1984-10-18 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS6197895A true JPS6197895A (ja) 1986-05-16

Family

ID=16728946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59219017A Pending JPS6197895A (ja) 1984-10-18 1984-10-18 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS6197895A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026945A1 (ja) * 2005-08-31 2007-03-08 Sanyo Electric Co., Ltd. 回路装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007026945A1 (ja) * 2005-08-31 2007-03-08 Sanyo Electric Co., Ltd. 回路装置およびその製造方法
US7935899B2 (en) 2005-08-31 2011-05-03 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP5378683B2 (ja) * 2005-08-31 2013-12-25 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置およびその製造方法

Similar Documents

Publication Publication Date Title
US4764848A (en) Surface mounted array strain relief device
JPH0679990A (ja) Icメモリカード
JPH0422075A (ja) 配線接続装置
JPH023575Y2 (ja)
JPS6197895A (ja) 混成集積回路装置
JPH06132447A (ja) 混成型集積回路装置
US20230138696A1 (en) Circuit apparatus, manufacturing method thereof and circuit system
JPS61201494A (ja) プリント基板
JPS60143654A (ja) 電子部品
JPH03252149A (ja) 集積回路のボンディングのための電気的接続用 リード構造
JP2001135676A (ja) 配線パターンを有する半導体装置の支持基体および液晶表示装置
JPH0341486Y2 (ja)
JPS62249796A (ja) Icカ−ド
JPH0524554Y2 (ja)
JPH0595073U (ja) 回路基板への部品実装構造
JP2002353589A (ja) 基板の端子接続構造
JPS63173384A (ja) 集積回路モジユ−ル
JPH0595074U (ja) 回路基板
JP2550477B2 (ja) メモリ装置用部品取付板およびメモリユニット
JP2603952B2 (ja) Icカード
JPH05206361A (ja) 半導体装置
JP2606673B2 (ja) 実装体
JPH03265186A (ja) 回路基板間接続構造
JPH0713181A (ja) フィルムキャリアアウターリードとプリント基板端子との接続構造
JPH03290298A (ja) 携帯用電子装置