JPS6199350A - 多層配線形成方法 - Google Patents
多層配線形成方法Info
- Publication number
- JPS6199350A JPS6199350A JP22054684A JP22054684A JPS6199350A JP S6199350 A JPS6199350 A JP S6199350A JP 22054684 A JP22054684 A JP 22054684A JP 22054684 A JP22054684 A JP 22054684A JP S6199350 A JPS6199350 A JP S6199350A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- metal layer
- forming
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000011229 interlayer Substances 0.000 claims abstract description 12
- 238000004140 cleaning Methods 0.000 claims abstract description 5
- 230000001681 protective effect Effects 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000992 sputter etching Methods 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 4
- 238000000206 photolithography Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 239000000356 contaminant Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体基板上に多層配線を行う多層配線形成
方法に関するものである。
方法に関するものである。
従来技術と問題点
従来は、多層配線相互間、例えばAn−A5L間あるい
は他の多層金属配線間での多層配線を行うにあたって、
AM−Siなどの下部金属層上に119G (リン
シリケートガラス) 、SiO□ 、S+1N4などに
よる層1m絶縁層を配置し、その絶縁層にコンタクトホ
ールをあけてから、上部金属層を形成する。その際に、
コンタクトホールの表面部分には、たとえばAn配線の
場合にはAfL203やAfL−Fなどの酸化物や弗化
物などの汚染物が形成され、これが、多層配線形成時の
コンタクト抵抗を増大させる要因となっていた。
は他の多層金属配線間での多層配線を行うにあたって、
AM−Siなどの下部金属層上に119G (リン
シリケートガラス) 、SiO□ 、S+1N4などに
よる層1m絶縁層を配置し、その絶縁層にコンタクトホ
ールをあけてから、上部金属層を形成する。その際に、
コンタクトホールの表面部分には、たとえばAn配線の
場合にはAfL203やAfL−Fなどの酸化物や弗化
物などの汚染物が形成され、これが、多層配線形成時の
コンタクト抵抗を増大させる要因となっていた。
かかるコンタクト抵抗の低減のために、イオンエツチン
グあるいはスパッタエツチングにより下部金属層のA文
表面の汚染物を除去してから、スパッタや蒸着によって
上部金属層を付着していた。
グあるいはスパッタエツチングにより下部金属層のA文
表面の汚染物を除去してから、スパッタや蒸着によって
上部金属層を付着していた。
しかし、この場合には、イオンエツチングやスパッタエ
ツチングによるイオン衝撃、2次電子放出、紫外線発生
などによって、下部金属層の下地の半導体回路、たとえ
ばMOS電界効果トランジスタのゲート酸化膜を損傷す
るおそれがあり、そのダメージに起因してゲートの閾値
電圧が変化してしまうなどの悪影響を受ける。
ツチングによるイオン衝撃、2次電子放出、紫外線発生
などによって、下部金属層の下地の半導体回路、たとえ
ばMOS電界効果トランジスタのゲート酸化膜を損傷す
るおそれがあり、そのダメージに起因してゲートの閾値
電圧が変化してしまうなどの悪影響を受ける。
発明の目的
そこで、本発明の目的は、多層配線形成の際に、イオン
エツチングやスパッタエツチングを用いてコンタクト抵
抗の低減を図ると共に、その際のダメージを防止して多
層配線を行うことのでき1 る多層配線形成方法
を提供することにある。
エツチングやスパッタエツチングを用いてコンタクト抵
抗の低減を図ると共に、その際のダメージを防止して多
層配線を行うことのでき1 る多層配線形成方法
を提供することにある。
発明の構成
かかる目的を達成するために、本発明は、下地配線上に
層間絶縁膜を付着する工程と、前記絶縁膜にコンタクト
ホールを形成する工程と、前記コンタクトホールの形成
された絶縁膜上に保護金属層を付着する工程と、前記保
護金属層に前記コンタクトホールに対応して開口を形成
する工程と、前記開口を介して前記下地配線の清浄化処
理を行う工程と、前記開口の形成された保護金属層上に
上部金属層を付着する工程と、前記上部金属層に上部配
線パターンを形成する工程とを具えたことを特徴とする
。
層間絶縁膜を付着する工程と、前記絶縁膜にコンタクト
ホールを形成する工程と、前記コンタクトホールの形成
された絶縁膜上に保護金属層を付着する工程と、前記保
護金属層に前記コンタクトホールに対応して開口を形成
する工程と、前記開口を介して前記下地配線の清浄化処
理を行う工程と、前記開口の形成された保護金属層上に
上部金属層を付着する工程と、前記上部金属層に上部配
線パターンを形成する工程とを具えたことを特徴とする
。
発明の実施例
以下に、図面を参照して1本発明の詳細な説明する。
第1図(A)〜(E)は本発明の多層配線形成方法を実
施する一連の工程を示す、第1図(A)において、1は
MOS電界効果トランジスタなどの半導体基板、2はそ
の配線部分、すなわち多層配線にあたっての下地金属配
線、たとえばA見−Si層、3は多層配線の層間絶縁膜
としてのPSG 、5i02あるいは5ilN4膜であ
り、この層間絶縁膜3には上部金属配線に電気接続を行
うためのコンタクトホール4をあける。
施する一連の工程を示す、第1図(A)において、1は
MOS電界効果トランジスタなどの半導体基板、2はそ
の配線部分、すなわち多層配線にあたっての下地金属配
線、たとえばA見−Si層、3は多層配線の層間絶縁膜
としてのPSG 、5i02あるいは5ilN4膜であ
り、この層間絶縁膜3には上部金属配線に電気接続を行
うためのコンタクトホール4をあける。
次いで、第1図(B)に示すように、層間絶縁膜3およ
びコンタクトホール4を覆って全面に100〜500人
程度に薄いフチ金属膜5をダメージ防止のために被着す
る。この保護膜5としては、1−siなどの金属を用い
ることができる。従って、後述するように上部配線用の
金属層と同一材料を用いることにより、この保gll1
5を上部金属層の一部分にすることができる。
びコンタクトホール4を覆って全面に100〜500人
程度に薄いフチ金属膜5をダメージ防止のために被着す
る。この保護膜5としては、1−siなどの金属を用い
ることができる。従って、後述するように上部配線用の
金属層と同一材料を用いることにより、この保gll1
5を上部金属層の一部分にすることができる。
保護膜5には、フォトリングラフィ工程によって、第1
図(C)に示すように、コンタクトホール4の部分を除
去する。その後に、その開口部6を介して、 Anのイ
オンエツチングあるいはスパッタエツチングなどの清浄
化処理を行って、コンタクトホール4内の下地金属層2
の部分の汚染物を除去する。
図(C)に示すように、コンタクトホール4の部分を除
去する。その後に、その開口部6を介して、 Anのイ
オンエツチングあるいはスパッタエツチングなどの清浄
化処理を行って、コンタクトホール4内の下地金属層2
の部分の汚染物を除去する。
引き続いて、第1図(0)に示すように、保護膜5の上
より、コンタクトホール4を介して上部金属層7を全面
に付着させる。ここで、この金属層7は保護膜5と同一
材料なので、金属層7の一部分として処理できる。そこ
で、第1図(E)および第2図に示すように、金属層7
に対して上部電極パターン8をフォトリングラフィ技術
により形成する0以上により、下地配線1がコンタクト
ホール4を介して上部電極パターン8と電気的に接続さ
れた多層配線が形成される。
より、コンタクトホール4を介して上部金属層7を全面
に付着させる。ここで、この金属層7は保護膜5と同一
材料なので、金属層7の一部分として処理できる。そこ
で、第1図(E)および第2図に示すように、金属層7
に対して上部電極パターン8をフォトリングラフィ技術
により形成する0以上により、下地配線1がコンタクト
ホール4を介して上部電極パターン8と電気的に接続さ
れた多層配線が形成される。
発明の効果
以上から明らかなように、本発明によれば、コンタクト
ホール形成後に薄い金属層を保護膜として層間絶縁層上
に積層し、コンタクトホールのみを開口させてから、多
層配線形成時のコンタクト抵抗の低減のためにイオンエ
ツチングあるいはスパッタエツチングなどの清浄化処理
を行うので、かかるエツチングの際に層間絶縁層の表面
への電子あるいはイオンの電荷を保護膜を通して放電さ
せることができ、層間絶縁層が充電されることがなく2
従って、下地の半導体基板のダメージを防止することが
できる。しかもまた、かかる保護膜は紫外線などの内部
への侵入を阻止することができるので、この点からも下
地の半導体基板のダメージ防止に有効である。
ホール形成後に薄い金属層を保護膜として層間絶縁層上
に積層し、コンタクトホールのみを開口させてから、多
層配線形成時のコンタクト抵抗の低減のためにイオンエ
ツチングあるいはスパッタエツチングなどの清浄化処理
を行うので、かかるエツチングの際に層間絶縁層の表面
への電子あるいはイオンの電荷を保護膜を通して放電さ
せることができ、層間絶縁層が充電されることがなく2
従って、下地の半導体基板のダメージを防止することが
できる。しかもまた、かかる保護膜は紫外線などの内部
への侵入を阻止することができるので、この点からも下
地の半導体基板のダメージ防止に有効である。
第1図(A)〜(E)は本発明多層配線形成方法の一連
の工程の一例を示す断面図、 第2図は本発明により形成された多層配線の一例を示す
平面図である。 1・・・半導体基板、 2・・・下地金属配線、 3・・・層間絶縁膜、 4・・・コンタクトホール、 5・・・保護層。 6・・・開口部、 7・・・上部金属層、 8・・・上部電極パターン。
の工程の一例を示す断面図、 第2図は本発明により形成された多層配線の一例を示す
平面図である。 1・・・半導体基板、 2・・・下地金属配線、 3・・・層間絶縁膜、 4・・・コンタクトホール、 5・・・保護層。 6・・・開口部、 7・・・上部金属層、 8・・・上部電極パターン。
Claims (1)
- 【特許請求の範囲】 1)下地配線上に層間絶縁膜を付着する工程と、前記絶
縁膜にコンタクトホールを形成する工程と、 前記コンタクトホールの形成された絶縁膜上に保護金属
層を付着する工程と、 前記保護金属層に前記コンタクトホールに対応して開口
を形成する工程と、 前記開口を介して前記下地配線の清浄化処理を行う工程
と、 前記開口の形成された保護金属層上に上部金属層を付着
する工程と、 前記上部金属層に上部配線パターンを形成する工程とを
具えたことを特徴とする多層配線形成方法。 2)特許請求の範囲第1項に記載の多層配線形成方法に
おいて、前記保護金属層の厚さを100〜500Åとす
ることを特徴とする多層配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22054684A JPS6199350A (ja) | 1984-10-22 | 1984-10-22 | 多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22054684A JPS6199350A (ja) | 1984-10-22 | 1984-10-22 | 多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6199350A true JPS6199350A (ja) | 1986-05-17 |
Family
ID=16752683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22054684A Pending JPS6199350A (ja) | 1984-10-22 | 1984-10-22 | 多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6199350A (ja) |
-
1984
- 1984-10-22 JP JP22054684A patent/JPS6199350A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4656803B2 (ja) | エアギャップの銅のインタコネクト | |
| EP0039174B1 (en) | Gold metallisation in semiconductor devices | |
| JPH0191438A (ja) | 半導体装置 | |
| JPS63155671A (ja) | 半導体装置の製造方法 | |
| JPS6199350A (ja) | 多層配線形成方法 | |
| CN101131966B (zh) | 像素结构的制作方法 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH0558653B2 (ja) | ||
| JPH06310597A (ja) | 半導体装置 | |
| JPH0332214B2 (ja) | ||
| JPS61141158A (ja) | バンプ電極形成方法 | |
| JPH01253257A (ja) | 半導体集積デバイス | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| KR0184940B1 (ko) | 반도체 소자 제조방법 | |
| JPH0479317A (ja) | 半導体装置の製法 | |
| JP2718973B2 (ja) | 半導体装置の製造方法 | |
| KR100252769B1 (ko) | 반도체소자의전도층형성방법 | |
| JPS61150235A (ja) | 多層配線構造体の製造方法 | |
| JPH05291295A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63293861A (ja) | 半導体装置の製造方法 | |
| JPH03150846A (ja) | 多層配線装置の製造方法 | |
| JPH0531301B2 (ja) | ||
| JPH0462855A (ja) | 半導体装置およびその製造方法 | |
| JPS61113259A (ja) | 半導体装置の製造方法 | |
| JPH04296017A (ja) | 半導体装置の製造方法 |