JPS6199437A - 同期状態判定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は積分器を備えたシンボルシンクロナイザに使用
される同期状態判定袋（＾に関し、特にＳ／Ｎの低い状
態で確実に同期状態を判定する方式（従来の技術） 従来から積分器を使用したシンボルシンクロナイザとし
ては、通常、ＤＴＴＬ（ＤＡＴＡ　　ＴＲＡ−ＮＳＩＴ
ＩＯＮ　　ＴＲＡＣＫＩＮＧ　　ＬＯＯＰ　）形および
了−リーレートケート形のシンボルシンクロナイザが使
用されてきた。従来、これらの方式において同期状態を
判定することは、第１の方式としてデータ積分信号をコ
ンピュータに入力し、分散によってＳ／Ｎを計算するこ
とによって行っていた。

一方、簡易な第２の方式としてはデータをフィルタリン
グした後に、ゼロクロスのタイミングと再生クロック信
号との位相関係により判定する方式が公知でｂる・ （発明が解決しようとする問題点） これらの方式では、判定スレッシュホールドＥＢ／Ｎｏ
が低い時にスレシュホールド効果を生じ難いという欠点
がおった。

さらに上記においては、第１の方式ではコンピュータが
必要でろって装置の規模が大きくなるという欠点がｌ）
、第２の方式では帯域制限用のフィルタを追加する必要
がろるため、部品点叡が増加するという欠点があった。

本発明は上記２方式の欠点を解決することを目的とした
もので、ハードウェア的に同期状態を判定するものであ
る。

本発明の目的は、１ピツトのデータを前段と後段との二
段の積分器によシ積分し、これらをディジタル処理して
データ値および同期判定結果を得ることにより上記欠点
を除去し、外部条件に影響されることなく、常に正しい
同期状態の判定結果を与えることができるように構成し
た同期状態判定装置を提供することにある。

（問題点を解決するための手段） 本発明による同期状態判定装置は、一対のデータ積分器
と、一対のＡ／Ｄコンバータと、加算回路と、絶対値回
路と、アキュームレータと、判定比較手段とを備えて構
成したものである。

一対のデータ積分器は、それぞれ】／２シンボルたけ位
相差を保って単位シンボルの前半、および後半を独立し
て積分するためのものでろる。

一対のＡ／Ｄコンバータは、一対のデータ積分器の出力
をそれぞれＡ　ｙ’　Ｄ変換するためのものである。

加算回路は、一対のＡ／Ｄコンバータの出力を加算する
ためのものでらる。

絶対値回路は、加算回路の出力に対して絶対値をとるた
めのものでろる。

アキュームレータは、絶対値回路の出力を累積するため
のものである。

判定比較手段は、アキュームレータの出力が判定スレッ
シュホールド値を越えているか否かによシ同期ロックを
判定するためのものである。

（実施例） 次（６本発明について図面を参照して詳細に説明する。

第１図は、本発明による同期状態判定装置の一実施例を
示すブロック図でおる。第１図において、１、ろはそれ
ぞれデータ積分器、２．４はＡ／Ｄコンバータ、５は加
算回路、６は絶対値回路、７はアキュームレータ、８は
比較器、９は判定スレシュホールド回路、１０はタイミ
ング発生回路である。

第２図は、同期状態判定装置の各部の波形を示す図であ
る。第２図において（ａ）は信号線１０１上の入力信号
波形でＩＦ）、（ｂ）は信号線１０２上の積分波形でめ
り、（Ｃ）は信号線１０３上の加算結果であり、（ｄ）
は信号線１０４上の絶対値でおり、（ｅ）は信号線１０
５上のタイミング波形でらシ、（ｆ）は信号線１０６上
の累積波形でおる。

第１図においては、一対のデータ積分器１．３が用意さ
れ、各シンボルの前半、および後半の積分を行う。デー
タ積分器６の出力はデータ積分器１の出力に比べて１／
２シンボルだけ遅れている。

積分はタイミング発生回路１０から出力されたタイミン
グパルスに同期して行われるもので、タイごングパルス
に入力信号が同期していないと正常な出力が得られない
ことは勿論である。それぞれのデータ積分器１．３の出
力は、一対のＡ／Ｄコンバータ２，４を介して加算器５
１Ｃより加算される。加算器５は半シンボルごとにデー
タを出力するが、２Ｎ番目のデータは単位シンボルを完
全に積分したものでわり、２Ｎ＋１番目のデータは単位
シンボルの中間を積分したものである。これらの値の絶
対値を絶対値回路６によって求めると、正常に同期して
いる場合には２Ｎ番目のデータの絶対値は正の一定値を
とり、トランジションのある場合には、２Ｎ＋１番目の
データの絶対値は零に近い値となる。一方、トランジシ
ョンのない場合には２Ｎ＋１番目のデータの絶対値は正
の一定値となる。これらの値についてアキュームレータ
７によって累積を行うわけである。２Ｎ番目のデータに
正の積算を行い、２Ｎ＋１番目のデータに負の積算を行
うと一定ビット数の積算を行った後にロックオフ時には
零に等しい値が得られ、ロックオン時には正の値が得ら
れる。このため、上記の値と判定スレシュホールド回路
９に設定してらる基準のスレシュホールド値とを比較器
８によって比較することにより、同期ロックの判定を行
っている。

同期状態判定装置がロックしていない状態では２Ｎ番目
と２Ｎ＋１番目とのデータがほぼ同一の値となるため、
累積値はほぼ零番こ近い値となる。

これらの演算をディジタル的に行うことによシ、シンボ
ルレートが変化しても同期ロック判定のスレシュホール
ドは変化しない。

（発明の効果） 以上説明したように本発明では、１ビツトのデータを前
段と後段との二段の積分器によシ積分し、これらをディ
ジタル処理してデータ値および同期判定結果を得ること
により、比較的簡単な回路構成でＳ／Ｎの低い状態にお
いても同期の判定を行、　　　　　うことができるとい
う効果がある。

また、上記において回路構成をディジタル化することに
より、シンボルレートが変化した場合でも、判定スレシ
ュホールドＥ　Ｂ　／　Ｎ　ｏを一定に保つことができ
るという効果がある。

【図面の簡単な説明】

１、ろ・・・積分器 ２．４・拳・Ａ／Ｄコンバータ ５・・・・・加算器 ６・・・・・絶対値回路 ７・−＠１拳アキュームレータ ８・・命・・比較器

Claims (1)

【特許請求の範囲】
1. それぞれ１／２シンボルだけ位相差を保つて単位シンボ
   ルの前半および後半を独立して積分するための一対のデ
   ータ積分器と、前記一対のデータ積分器の出力をそれぞ
   れＡ／Ｄ変換するための一対のＡ／Ｄコンバータと、前
   記一対のＡ／Ｄコンバータの出力を加算するための加算
   回路と、前記加算回路の出力に対して絶対値をとるため
   の絶対値回路と、前記絶対値回路の出力を累積するため
   のアキュームレータと、前記アキュームレータの出力が
   判定スレッシュホールド値を越えているか否かにより同
   期ロックを判定するための判定比較手段とを具備して構
   成したことを特徴とする同期状態判定装置。