JPS62101115A

JPS62101115A - ノイズ除去回路

Info

Publication number: JPS62101115A
Application number: JP60241810A
Authority: JP
Inventors: Yoichi Senoo; 妹尾　洋一
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1985-10-28
Filing date: 1985-10-28
Publication date: 1987-05-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ノイズ除去回路に係り、より詳しくはノイズ
成分を含むデータ信号からそのノイズ成分を除去し、そ
してノイズ成分が除去されたデータ信号をデジタル信号
として後段のデジタル回路に与えるノイズ除去回路に関
する。

（ｉ清＊の桔ζｔ）光学センサ、磁気センサ、ガスセンサ等の各センサから
得られるデータ信号中には各種のノイズ成分が含まれる
。このノイズ成分が除去されないままこのデータ信号が
デジタル回路に与えられたりすると、デジタル回路の誤
動作につながる。このため、従来ではデータ信号中のノ
イズ成分を除去するために、センサとデジタル回路との
間にノイズ除去コンデンサ等を設け、このコンデンサに
よりそのノイズ成分を除去するようにしていた。

（本発明が解決しようとする問題点）しかしながら、このようなコンデンサのみではノイズ成
分の除去には不充分であることが多い。

本発明はこのような事情からデータ信号中のノイズ成分
を確実に除去できるようにすることを目的とする。

（問題点を解決するための手段）本発明は、このため、直列人力・並列出力形のシフトレ
ジスタと、前記シフトレジスタの各出力部に個別に接続
された複数の人力部を有するゲート回路とからなること
を特徴としている。

（実施例）以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は、この実施例に係るノイズ除去回路の回
路図である。第１図において、ＳＲは直列入力・並列出
力形のシフトレジスタである。このシフトレジスタＳＲ
は入力端子ＩＮから入力されるデータ信号ＤＳがあたえ
らる入力部ＤＩＮと、複数の、実施例では３個の、出力
部ＱＩＱ２．Ｑ３を有する。ＧＴはシフトレジスタＳＲ
の各出力部Ｑｌ、Ｑ２．Ｑ３に個別に接続された複数の
人力部を有するゲート回路である。このゲート回路ＧＴ
は、複数の、実施例では３個のダイオードＤＩ、Ｄ２．
Ｄ３からなる。ゲート回路ＧＴ内の各ダイオードＤｉ、
Ｄ２．Ｄ３それぞれのアノードは該ゲート回路ＧＴの各
入力部ＧＩＩ、ＧＩ２゜ＧＴ３としてそれぞれシフトレ
ジスタＳＲの各出力部Ｑ　１　、Ｑ　２　、Ｑ　３に個
別に接続される。また、ゲート回路ＧＴ内の各ダイオー
ドＤＩ、Ｄ２．Ｄ３のカソードは該ゲート回路ＧＴの出
力部ＧＯとして共通に接続されている。

ＫＴはクロックを発生しこのクロックをシフトレジスタ
ＳＲのクロック端子ＣＫに与えるクロック発生回路、Ｒ
１、Ｒ２は一端が電源Ｖｃｃに接続された抵抗、ＢＡは
バッファアンプである。このバッファアンプＢＡの出力
部は出力端子ＯＵＴに接続されている。

次に動作および作用を第２図を参照して説明する。第２
図■はクロック、第２図■は入力端子ＩＮに与えられる
データ信号、第２図■■■はそれぞれシフトレジスタＳ
Ｒの第１．第２および第３出力部Ｑｌ、Ｑ２．Ｑ３から
ゲート回路ＧＴの第１゜第２および第３人力部（、ＩＩ
、ＣＩ２．ＧＴ３に入力される各データ信号、第２図■
は出力端子ＯＵＴから出力されるデータ信号を、それぞ
れ示している。先ず、入力端子ＩＮに第２図■のデータ
信号か与えられる。このデータ信号はシフトレジスタＳ
Ｒの入力部ＤＩＮに入力される。シフトレジスタＳＲは
、第２図■のスレッシュレベルＬを超えるデータ信号に
対して動作するとともに、このデータ信号を第２図■の
クロックに応答してシフト動作する。そして、このデー
タ信号はこのクロックによりシフトレジスタＳＲの各出
力部Ｑｌ、Ｑ２、Ｑ３それぞれから第２図■■■に示す
ように互いがｌクロック分遅延した形で出力される。

ゲート回路ＧＴの各入力部ＧＩＩ、ＧＩ２．ＧＩ３には
同様に第２図■■■のデータ信号が入力されるが、各デ
ータ信号の出力状態値が一致するとき、この実施例では
ハイ状態が一致するときにこのゲート回路ＧＴはその出
力部Ｇｏから第２図■のハツチングに示すような出力を
バッファアンプＢＡを介して出力端子ＯＵＴから出力す
る。

したがって、この実施例では入力端子ＩＮに与えられる
データ信号に第２図■のようにノイズ成分が含まれてい
ても第２図■のハツチングのようにそのノイズ成分が除
去されたデータ信号が得られる。このデー・夕信号は出
力端子ＯＵＴから図示しないデジタル回路に与えられる
から、該デジタル回路は誤動作することなくそのデータ
信号を処理することができる。

第３図は他の実施例に係るノイズ除去回路の回略図であ
り、第１図と対応する部分には同一の符号を付している
。第３図の実施例において１つの特徴とすべきは、ゲー
ト回路ＧＴが、該ゲート回路ＧＴの入力部側でアノード
とカソードとが共通に接続されてなる共通接続部を有す
る複数対の、実施例では３対の、ダイオード対ＰＤＩ、
ＰＤ２゜ＰＤ３で構成されていることである。各ダイオ
ード対ＰＤＩ、ＰＤ２．ＰＤ３の前記共通接続部はそれ
ぞれ該ゲート回路ＧＴの前記各入力部ＧＩＩ。

ＧＩ２．ＧＩ３としてシフトレジスタＳＲの各出力部Ｑ
ｌ、Ｑ２．Ｑ３に個別に接続されている。また各ダイオ
ード対ＰＤＩ、ＰＤ２．ＰＤ３に含まれる各ダイオード
ＤＩ、Ｄｉ’　、Ｄ２．Ｄ２’およびＤ３．Ｄ３’の内
、同極性どうしが共通に接続されている。この場合では
、ダイオードＤＩ、Ｄ２゜Ｄ３のアノードどうしであり
、またダイオードＤＩ’　、Ｄ２’　、Ｄ３’のカソー
ドどうしである。これにより、該ゲート回路ＧＴには少
なくとも２つの出力部ＧＯＩ、ＧＯ２が形成されること
になる。

また、この実施例のもう１つの特徴とすべき点は、ゲー
ト回路ＧＴの各出力部Ｇｏｔ、ＧＯ２はそれぞれＲＳフ
リップフロップＦＦの各入力部Ｒ１Ｓに個別に接続され
ていることである。

このＲＳフリップフロップＦＦの出力部Ｑには、出力端
子ＯＵＴが接続されている。

なお、ＩＮＶはインバータ回路、Ｒ３は抵抗である。こ
の抵抗Ｒ３の一端は接地ＧＮＤされている。

次にこの実施例の動作および作用を第４図を参照して説
明する。第４図■ないし第４図■はそれぞれ第２図■な
いし第２図■に対応している。第４図■はゲート回路Ｇ
Ｔの出力部ＧＯ２からのデータ信号、第４図■はインバ
ータ回路ＩＮＶの出力であるデータ信号、第４図■は同
じくゲート回路ＧＴの出力部ＧＯ１からのデータ信号を
、それぞれ°示している。第４図■はＲＳフリップフロ
ップＦＦの出力部Ｑから出力端子ＯＵＴに出力されるデ
ータ信号を示している。この動作説明において、シフト
レジスタＳＲの各出力部Ｑｌ、Ｑ２．Ｑ３からデータ信
号が出力されるまでは第１図と同様であるからその説明
は省略する。次に、このシフトレジスタＳＲの各出力部
Ｑｌ、Ｑ２．Ｑ３からのデータ信号は、ゲート回路ＧＴ
の各人力部Ｇ１１、ＧＩ２．ＧＩ３にそれぞれ入力され
る。このゲート回路ＧＴでは、各ダイオード対ＰＤＩ、
ＰＤ２、ＰＤ３に含まれるダイオードの内、ダイオード
ＤＩ、Ｄ２．Ｄ３の各アノードの共通接続部には、第４
図■に示されるデータ信号が出力される。このデータ信
号はインバータ回路ＩＮＶで反転されて第４図■に示さ
れるデータ信号になる。一方、各ダイオード対ＰＤＩ、
ＰＤ２．ＰＤ３に含まれる各ダイオードの内、ダイオー
ドＤ　Ｉ’　、Ｄ２’　、０３′の各カソードの共通接
続部には、第４図■に示されるデータ信号が出力される
。

そして、ＲＳフリップフロップＦＦにＲ入力部には、第
４図■のデータ信号が、またＳ入力部には、第４図■の
データ信号が、それぞれ与えられる。したがって、この
ＲＳフリップフロップＦＦの出力部Ｑには、第４図■の
ハツチングに示されるデータ信号が出力される。このデ
ータ信号は、出力端子ＯＵＴから出力されて図示しない
デジタル回路に与えられる。したがって、この実施例の
場合では、先の実施例よりも更にノイズ除去効果に優れ
た作用効果を有する。

なお、第１図の実施例において各ダイオードＤＩ　、Ｄ
　２　、Ｄ　３の接続の向きを逆にしても同様に実施で
きるが、この場合は抵抗Ｒ２の一端を接地ＧＮＤすると
よい。

（発明の効果）以上のように本発明によれば、直列入力・並列出力形の
シフトレジスタと、前記シフトレジスタの各出力部に個
別に接続された複数の入力部を有するゲート回路とから
なるので、シフトレジスタの入力部に与えられたデータ
信号中にノイズ成分が含まれていてもこのシフトレジス
タの各出力部から並列に出力されたデータ信号の出力状
態値が一致するときにのみそのゲート回路からデータ信
号を出力させることから該ノイズ成分を効果的に除去す
ることができるようになった。

【図面の簡単な説明】

図面は本発明の各実施例に係り、第１図は一実施例の回
路図、第２図は第１図の動作説明用タイミングチャート
、第３図は他の実施例の回路図、第４図は第３図の動作
説明用タイミングチャートである。ＳＲはシフトレジスタ、ＧＴはゲート回路。

Claims

【特許請求の範囲】

（１）直列入力・並列出力形のシフトレジスタと、前記
シフトレジスタの各出力部に個別に接続された複数の入
力部を有するゲート回路とからなるノイズ除去回路。
（２）前記ゲート回路は、複数のダイオードを含み、各
ダイオードそれぞれのアノードまたはカソードの内、い
ずれか一方が該ゲート回路の前記各入力部としてそれぞ
れ前記シフトレジスタの各出力部に個別に接続され、ま
たいずれか他方が該ゲート回路の出力部として共通に接
続されてなるものである前記特許請求の範囲第１項に記
載のノイズ除去回路。
（３）前記ゲート回路の出力部はバッファの入力部に接
続されている前記特許請求の範囲第２項に記載のノイズ
除去回路。
（４）前記ゲート回路は、アノードとカソードとが共通
に接続されてなる共通接続部を有する複数のダイオード
対で構成され、各ダイオード対の前記共通接続部はそれ
ぞれ該ゲート回路の前記各入力部として前記シフトレジ
スタの各出力部に個別に接続され、また各ダイオード対
に含まれる各ダイオードの内、同極性どうしが共通に接
続されることにより該ゲート回路の少なくとも２つの出
力部が形成されたものである前記特許請求の範囲第１項
に記載のノイズ除去回路。
（５）前記ゲート回路の各出力部はそれぞれフリップフ
ロップの各入力部に個別に接続されている前記特許請求
の範囲第４項に記載のノイズ除去回路。