JPS62111403A - 混成集積回路の抵抗体形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 連続する抵抗体に絶縁体を介在せしめた多層構造に形成
することによって、抵抗体を形成する導体間が狭くでき
高密度実装ができる混成集積回路の印刷抵抗体を形成す
る方法。

〔産業上の利用分野〕

本発明は、混成集積回路の抵抗体形成方法に係り、とく
に導体間に連続する抵抗体に絶縁体を介在せしめて多層
とした混成集積回路の抵抗体形成方法に関する。

近年、電子機器は全般に小形化の要望が強く、これに伴
なって使用する電子部品も小形化の傾向にあることはい
うまでもない。これら電子部品たとえば基板上の導体間
に印刷形成する抵抗体も同抵抗値で小形化する混成集積
回路の抵抗体形成方法の開発が強く要望されている。

〔従来の技術〕

第３図は、従来の混成集積回路の抵抗体形成方法の側断
面図である。

図において、基板１上に形成した導体２間に１層の抵抗
体３を印刷等により形成している。

〔発明が解決しようとする問題点〕

上記従来の混成４Ｊ積回路の抵抗体形成方法にあっては
、基板上に形成した導体間に抵抗体を１層のみで形成し
ている。このような１ｌｔｊの抵抗体で形成すると混成
集積回路を構成するに当たり、抵抗体の占める面積が大
きくなり、混成集積回路の高密度実装を阻害し小形化を
妨げるという問題点があった。

〔問題点を解決するための手段〕

本発明は、上記の問題点を解決して連続する抵抗体に絶
縁体を介して多層構成にして小形化を図った混成集積回
路の抵抗体形成方法を提供するものである。

すなわち、基板上に形成した導体間に形成する抵抗体を
絶縁体を介して連続した多層構成としたことによって解
決される。

〔作用〕

上記混成集積回路の抵抗体形成方法は、抵抗体を重ねな
がら絶縁体を介して多層に形成すれば、２層の場合は抵
抗体面積が１７２となり、３層にすれば１／３となり、
混成集積回路を小形化できる。

〔実施例〕

第１図は、本発明の厚膜技術の一実施例を説明明する側
断面図で、第３図と同等の部分については同一符号を付
している。

図において、基板ｌ上に抵抗を形成する所定間隙をおい
て導体２１及び導体２２を印刷形成する。この間隙部に
導体２１側の間隙の一部を残して第１Ｆｉ目の抵抗体３
１を印刷し、次に間隙の一部を残した側の第１層目の抵
抗体３１の一部を残して他の部分の全面と、導体２２の
一部に接するように第１の絶縁体Ｎ４１を印刷形成する
。そしてこの第１の絶縁体層４１の導体２２に接してい
る側の一部を残し第２層目の抵抗体３２を、第１層目の
抵抗体３１に接続しかつ導体２１に接続しない形で印刷
形成する。さらに第２層目の抵抗体３２の上に第２の絶
縁体層４２を、一方が導体２１に接し他方が第２層目の
抵抗体３２の端部を残して印刷形成し、最後に第３層目
の抵抗体３３が第２層目の抵抗体３２と導体２１に接続
するように印刷形成した構造である。

すなわち、簡単にいえば抵抗体３　（３１，３２，３３
）の両端が導体２１と導体２２に接続し、折り曲げられ
、その間隙に絶縁体４　（４１，４２）を介在せしめ３
層構造としたものである。

第２図は、本発明の薄膜技術の一実施例を説明する側断
面図で、第１図と同等の部分については同一符号を付し
ている。

図において、基板１上に形成する導体２及び抵抗体３等
を除く部分及び第１層目の抵抗体３１と３１′間に所定
の間隔をおいて、図示しない絶縁体を印刷・乾燥しスパ
ッタ・蒸着により形成する。次ぎに第１層目の抵抗体３
１’の端部及び抵抗体３１’以外のほぼ全面に絶縁体を
印刷・乾燥したのち、第１の絶縁体層４１をスパッタ・
蒸着する。次ぎに印刷した絶縁体を超音波洗浄等により
除去したのち、第２層目の抵抗体３２及び導体部に図示
しない絶縁体を印刷・乾燥後第２層目の抵抗体３２を第
１層目の抵抗体３１′に接続せしめてスパッタ・蒸着す
る。

同様の方法で第２層目の抵抗体３２上の端部を残して第
２の絶縁体層４２をスパッタ・蒸着したるのち、第３層
目の抵抗体３３を第１層目の抵抗体３１と第２層目の抵
抗体３２に接続するようにスパッタ・蒸着する。次ぎに
印刷した絶縁体を除去し、導体部以外のほぼ全面に絶縁
体を印刷乾燥し、中間層５及び導体２を蒸着終了後、印
刷した絶縁体を除去した構造である。

そして、多層抵抗体（厚膜、薄膜を含む）の抵抗値の調
整はサンドブラストあるいはレーザによるトリミングに
より行なうが、サンドブラストの場合は第３層目の抵抗
体を全層トリミングを行ない、レーザトリミングは、パ
ワー調整することにより最上層のみ途中まで、あるいは
最下層までトリミングすることが選択できる。

なお、本実施例では抵抗体３を３層構造について説明し
たが、３層に限らず２層以上複数層にも適用が可能であ
る。

［発明の効果〕 以上の説明から明らかなように、本発明によれば抵抗体
を多層構成とすることにより、小形化でき高密度実装に
極めて有効である。

【図面の簡単な説明】 第１図は、本発明の厚膜技術の一実施例を説明する側断
面図、 第２図は、本発明の薄膜技術の一実施例を説明する側断
面図、 第３図は、従来の混成集積回路の抵抗体形成方法の側断
面図である。 図において、１は基板、２．２１．２２は導体、３は抵
抗体、４は絶縁体、５は中間層、３１．３１’は第１層
目の抵抗体、３２は第２層目の抵抗体、３３は第３層目
の抵抗体、４１は第１の絶縁体層、４２は第し）ミ３ン
シａｆｆｑ式％１ミ召〜εＵ論７ｑ−ｐ−才ぞ黛イクＪ
第２図 ｗＳ３図

Claims (1)

【特許請求の範囲】
1. 基板（１）上に形成した導体（２）間に形成する抵抗体
   （３）を絶縁体（４）を介して連続した多層構成とした
   ことを特徴とする混成集積回路の抵抗体形成方法。