JPS62111503A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS62111503A JPS62111503A JP25176085A JP25176085A JPS62111503A JP S62111503 A JPS62111503 A JP S62111503A JP 25176085 A JP25176085 A JP 25176085A JP 25176085 A JP25176085 A JP 25176085A JP S62111503 A JPS62111503 A JP S62111503A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- gate
- oscillation circuit
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 32
- 239000013078 crystal Substances 0.000 claims description 4
- 210000004899 c-terminal region Anatomy 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009412 basement excavation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、集積回路内の発振回路、特に、外部に振動子
を接続する発振回路に関するものである。
を接続する発振回路に関するものである。
従来の技術
第２図は従来の集積回路内の発振回路の例を示す図であ
る。外部振動子（たとえば水晶振動子）をＡ端子および
Ｂ端子間に接続すると、この水晶振動子とインバータｇ
と帰還抵抗ｌとにより発振回路が構成される。この発振
回路の出力はインバータＪを介してＥ端子に出力される
。Ｃ端子を“Ｌレベル”に固定しておくと、発振してい
るインバータｌの出力はＡＮＤゲートよおよびＯＲゲー
トクを介してＦ端子に出力される。
る。外部振動子（たとえば水晶振動子）をＡ端子および
Ｂ端子間に接続すると、この水晶振動子とインバータｇ
と帰還抵抗ｌとにより発振回路が構成される。この発振
回路の出力はインバータＪを介してＥ端子に出力される
。Ｃ端子を“Ｌレベル”に固定しておくと、発振してい
るインバータｌの出力はＡＮＤゲートよおよびＯＲゲー
トクを介してＦ端子に出力される。
発明が解決しようとする問題点
第２図のように構成された発振回路においては。
Ｃ端子を１Ｈレベル”に固定して別の発振回路の出力を
Ｄ端子に入力すると、Ｆ端子には別の発振回路の出力が
得られる。このとき、水晶振動子とインバータｔと帰還
抵抗ｌとによる内部発振回路の出力は、ＡＮＤゲー）ｊ
により遮断されているのでＦ端子には出力されないが、
インバータ３を介してＥ端子に出力される。
Ｄ端子に入力すると、Ｆ端子には別の発振回路の出力が
得られる。このとき、水晶振動子とインバータｔと帰還
抵抗ｌとによる内部発振回路の出力は、ＡＮＤゲー）ｊ
により遮断されているのでＦ端子には出力されないが、
インバータ３を介してＥ端子に出力される。
このように１外部の別の発振回路からの出力を利用する
ときにも内部発振回路は動作しているために、８層子に
接続された負荷へ供給する電流および内部発振回路の電
流は常時流れ、消費電力が大であるという欠点を有して
いた。
ときにも内部発振回路は動作しているために、８層子に
接続された負荷へ供給する電流および内部発振回路の電
流は常時流れ、消費電力が大であるという欠点を有して
いた。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な発掘回路を提供する
ことにある。
従って本発明の目的は、従来の技術に内在する上記欠点
を解消することを可能とした新規な発掘回路を提供する
ことにある。
問題点を解決するための手段
上記目的を達成する為に、本発明による発振回路は、外
部撮動子を接続する第１の端子と第２の端子の間に接続
された帰還抵抗と、第１の端子を一方の入力とし他の入
力を第３の制御端子に、出力を第２の端子に接続したＮ
ＯＲゲートまたはＮＡＮＤゲートと、第３の制御端子に
入力を与える信号入力手段と、前記ＮＯＲゲートまたは
ＮＡＮＤゲートの出力を発振回路の出力とする信号出力
手段とを有して構成される。
部撮動子を接続する第１の端子と第２の端子の間に接続
された帰還抵抗と、第１の端子を一方の入力とし他の入
力を第３の制御端子に、出力を第２の端子に接続したＮ
ＯＲゲートまたはＮＡＮＤゲートと、第３の制御端子に
入力を与える信号入力手段と、前記ＮＯＲゲートまたは
ＮＡＮＤゲートの出力を発振回路の出力とする信号出力
手段とを有して構成される。
実施例
以下、図面を参照して本発明による発振回路の一実施例
を具体的に説明する。
を具体的に説明する。
第１図は本発明の一実施例を示す構成図である。
Ｃ端子を”Ｌレベル”に固定しておくとＮＯＲゲートコ
は、インバータと同等になり、外部撮動子と帰還抵抗／
とにより発振回路が構成され、その発振出力は、インバ
ータ３を介してＥ端子に、ＡＮＤゲー１−ｊとＯＲゲー
ト７を介してＦ端子に出力される。
は、インバータと同等になり、外部撮動子と帰還抵抗／
とにより発振回路が構成され、その発振出力は、インバ
ータ３を介してＥ端子に、ＡＮＤゲー１−ｊとＯＲゲー
ト７を介してＦ端子に出力される。
Ｃ端子を”Ｈレベル”に固定したときには、ＮＯＲゲー
ト二の出力は常に”Ｌレベル”となり、発振は停止する
。このとき、ＡＮＤ ゲート５の出力は“Ｌレベル”
で、ＡＮＤＮＯゲート出力はＤ端子・の入力と同じにな
るので、Ｆ端子にはＤ端子の信号が出力される。
ト二の出力は常に”Ｌレベル”となり、発振は停止する
。このとき、ＡＮＤ ゲート５の出力は“Ｌレベル”
で、ＡＮＤＮＯゲート出力はＤ端子・の入力と同じにな
るので、Ｆ端子にはＤ端子の信号が出力される。
以上説明された一実施例においてはＮＯＲゲートコが使
用されているが、ＮＯＲゲートの代りにＮ Ａ Ｎ Ｔ
、）ゲートを用いることもできる。
用されているが、ＮＯＲゲートの代りにＮ Ａ Ｎ Ｔ
、）ゲートを用いることもできる。
発明の効果
以上のように構成された発振回路においては、制御端子
Ｃを”Ｌレベル”に固定しておけば従来の発振回路と同
じ動作をする。外部からＤ端子への信号を使用するとき
には、制御端子Ｃを”Ｈレベル″にすれば、内部発振回
路の動作が停止するので、内部発振回路およびＥ端子へ
のインバータ３、Ｅ端子に接続された負荷に流れる電流
分だけ消費電力が減少する。
Ｃを”Ｌレベル”に固定しておけば従来の発振回路と同
じ動作をする。外部からＤ端子への信号を使用するとき
には、制御端子Ｃを”Ｈレベル″にすれば、内部発振回
路の動作が停止するので、内部発振回路およびＥ端子へ
のインバータ３、Ｅ端子に接続された負荷に流れる電流
分だけ消費電力が減少する。
発振回路ｆ ２０ ＭＨｚで動作さぞ、出力の負荷とし
てｒｏＰＦを接続したときに内部発振回路を停止させる
と、およそ１１０％消費電力が減少し１本発明を０ＭＯ
３による発振回路に用いれば効果大である。
てｒｏＰＦを接続したときに内部発振回路を停止させる
と、およそ１１０％消費電力が減少し１本発明を０ＭＯ
３による発振回路に用いれば効果大である。
第１図は本発明による発振回路の一実施？ｌＪを示す構
成図、第２図は従来の発掘回路の構成図である。 ／・・帰還抵抗、＝・・・ＮＯＲゲート、３．ｇ・・・
インバータ、左、６・・・ＡＮＤゲート、７・・・ＯＲ
ゲート、ｔ・・・インバータ、Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ
・・・端子特許出願人 日本、に気株式会社 弁 理 士 弁理士 熊谷雄太部 第２ 図
成図、第２図は従来の発掘回路の構成図である。 ／・・帰還抵抗、＝・・・ＮＯＲゲート、３．ｇ・・・
インバータ、左、６・・・ＡＮＤゲート、７・・・ＯＲ
ゲート、ｔ・・・インバータ、Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆ
・・・端子特許出願人 日本、に気株式会社 弁 理 士 弁理士 熊谷雄太部 第２ 図
Claims (1)
- 外部振動子（たとえば水晶振動子）が接続された第１の
端子と第２の端子との間に接続された抵抗と、前記第１
の端子を一方の入力とし第３の端子を他の一方の入力と
し出力を前記第２の端子に接続されたＮＯＲゲートまた
はＮＡＮＤゲートとを有することを特徴とする発振回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251760A JPH0722245B2 (ja) | 1985-11-09 | 1985-11-09 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60251760A JPH0722245B2 (ja) | 1985-11-09 | 1985-11-09 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62111503A true JPS62111503A (ja) | 1987-05-22 |
| JPH0722245B2 JPH0722245B2 (ja) | 1995-03-08 |
Family
ID=17227512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60251760A Expired - Fee Related JPH0722245B2 (ja) | 1985-11-09 | 1985-11-09 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722245B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137765U (ja) * | 1991-06-12 | 1992-12-22 | 日産アルテイア株式会社 | 塗装ブースの表示装置 |
| US5734878A (en) * | 1995-06-28 | 1998-03-31 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals |
| WO2000041302A1 (en) * | 1998-12-31 | 2000-07-13 | Ericsson, Inc. | Dual clock signal generating circuit |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165401A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 発振回路 |
-
1985
- 1985-11-09 JP JP60251760A patent/JPH0722245B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58165401A (ja) * | 1982-03-26 | 1983-09-30 | Hitachi Ltd | 発振回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04137765U (ja) * | 1991-06-12 | 1992-12-22 | 日産アルテイア株式会社 | 塗装ブースの表示装置 |
| US5734878A (en) * | 1995-06-28 | 1998-03-31 | Mitsubishi Denki Kabushiki Kaisha | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals |
| WO2000041302A1 (en) * | 1998-12-31 | 2000-07-13 | Ericsson, Inc. | Dual clock signal generating circuit |
| US6138246A (en) * | 1998-12-31 | 2000-10-24 | Ericsson Inc. | Dual clock signal generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722245B2 (ja) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3979698A (en) | Crystal oscillator circuit | |
| JPS62111503A (ja) | 発振回路 | |
| KR890011188A (ko) | 발진회로 | |
| JPS6431258A (en) | Microprocessor | |
| JPS60124715A (ja) | 電源制御回路 | |
| JPH0457241B2 (ja) | ||
| JPS63172505A (ja) | 発振停止機能付ｃｍｏｓゲ−トアレイ発振回路装置 | |
| JPS6230524B2 (ja) | ||
| JPH0553402B2 (ja) | ||
| JPH0526363B2 (ja) | ||
| JPS588778B2 (ja) | 電気パルス抽出回路 | |
| JPS6382108A (ja) | 発振回路用半導体集積回路 | |
| JPH0223703A (ja) | 発振制御回路 | |
| JPH0537528Y2 (ja) | ||
| JPS59191632A (ja) | マイクロコンピユ−タ | |
| JPH0519023A (ja) | 集積回路装置 | |
| JPH054846B2 (ja) | ||
| JPH0521155Y2 (ja) | ||
| JPS63157516A (ja) | 発振回路 | |
| JPH03152486A (ja) | 半導体集積装置 | |
| JPS63110816A (ja) | 発振回路 | |
| JPS58131817A (ja) | 電力制御機能回路 | |
| JPS61123311A (ja) | 半導体発振回路 | |
| JPH0347609B2 (ja) | ||
| JPH01319307A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |