JPS62125652A - 集積回路パツケ−ジ - Google Patents
集積回路パツケ−ジInfo
- Publication number
- JPS62125652A JPS62125652A JP60265652A JP26565285A JPS62125652A JP S62125652 A JPS62125652 A JP S62125652A JP 60265652 A JP60265652 A JP 60265652A JP 26565285 A JP26565285 A JP 26565285A JP S62125652 A JPS62125652 A JP S62125652A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- integrated circuit
- base
- cap
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/10—Containers or parts thereof
- H10W76/12—Containers or parts thereof characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高密度実装に最適なリードレスチップキャリア
集積回路パッケージの構造に関する。
集積回路パッケージの構造に関する。
従来、この種のパッケージ構造を第３図と第４図により
説明する。
説明する。
セラミックベース１は配線用メタライズ電極２を含む多
層セラミックで構成されており、このセラミックベース
１に、Ａｕ−８ｉ共晶はんだ、Ａｇ系エポキシ接着剤な
どによりシリコンチップ６をマウントシ、シリコンチッ
プ上の配線領域の一部（図示省略、一般にポンディング
パッド部と呼ばれる）と、セラミックベース１の配線用
メタライズ電極２の一部とをＭ線又はＭ線７を用いて接
続し、さらに、酸化性雰囲気中で焼成する。このベース
１をセラミックキャップ３にて施蓋し、接合部にソルダ
ーガラス５を溶着することによってシールしていた。
層セラミックで構成されており、このセラミックベース
１に、Ａｕ−８ｉ共晶はんだ、Ａｇ系エポキシ接着剤な
どによりシリコンチップ６をマウントシ、シリコンチッ
プ上の配線領域の一部（図示省略、一般にポンディング
パッド部と呼ばれる）と、セラミックベース１の配線用
メタライズ電極２の一部とをＭ線又はＭ線７を用いて接
続し、さらに、酸化性雰囲気中で焼成する。このベース
１をセラミックキャップ３にて施蓋し、接合部にソルダ
ーガラス５を溶着することによってシールしていた。
上述した従来のセラミック型リードレスチップキャリア
集積回路パッケージは、セラミックベース上面が平坦と
なっているので、セラミックベースと、セラミックキャ
ップをシール用のソルダーガラスで溶着する際、溶着機
のベルトコンベアーの振動、酸化性雰囲気ガス流などの
影響により、セラミックキャップがずれて溶着されると
いう欠点を有し、その後の集積回路選別工程、スフＩＪ
−ニング工程などで、ハンドリングの際マガジンラツ
クに引っかかるなど作業性の低下、及びＩＣソケットを
用いる工程において、セラミックキャップがずれている
為、ＩＣソケットに挿錨できず、選別、スクリーングが
不可能となり歩留りの低下を来たすなどの欠点がある。
集積回路パッケージは、セラミックベース上面が平坦と
なっているので、セラミックベースと、セラミックキャ
ップをシール用のソルダーガラスで溶着する際、溶着機
のベルトコンベアーの振動、酸化性雰囲気ガス流などの
影響により、セラミックキャップがずれて溶着されると
いう欠点を有し、その後の集積回路選別工程、スフＩＪ
−ニング工程などで、ハンドリングの際マガジンラツ
クに引っかかるなど作業性の低下、及びＩＣソケットを
用いる工程において、セラミックキャップがずれている
為、ＩＣソケットに挿錨できず、選別、スクリーングが
不可能となり歩留りの低下を来たすなどの欠点がある。
本発明はセラミックベースに対するセラミックギャップ
の位置ずれを防止する集積回路パッケージを提供するも
のである。
の位置ずれを防止する集積回路パッケージを提供するも
のである。
本発明は凹陥７小にチップをマウントしたベースと、そ
の凹陥部の開口を施蓋するキャップとをソルダーガラス
にて気密に４Ｎ止してなる集積回路パッケージにおいて
、前記キャップに、ベースの凹陥部に嵌合して該ベース
に対する位置ずれを防止する突起部を設けたことを特徴
とする集積回路パッケージ。
の凹陥部の開口を施蓋するキャップとをソルダーガラス
にて気密に４Ｎ止してなる集積回路パッケージにおいて
、前記キャップに、ベースの凹陥部に嵌合して該ベース
に対する位置ずれを防止する突起部を設けたことを特徴
とする集積回路パッケージ。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示すリードレスチップキャ
リア集積回路パッケージの斜視図であり、第２図は第１
図の断面図である。
リア集積回路パッケージの斜視図であり、第２図は第１
図の断面図である。
セラミックベース１は配線用メタライズ電極２を含む多
層セラミックで構成され、その凹陥部９の上縁にはシー
ル用のソルダーガラス５が焼付けられている。このセラ
ミックベース１に、Ａｕ−８ｌ共品はんだ、Ａｇ系エポ
キシ接着剤などにより（図示省略）、シリコンチップ６
をマウントし、シリコンチップ６上の配線領域の−Ｆ’
ｉ１Ｓ （図示省略、一般にポンディングパッド部と呼
ばれる０とセラミックベース１の配線用メタライズド電
極２の一部とをＡｕ線又はＭ線７を用いて接続した構成
は従来と同じである。
層セラミックで構成され、その凹陥部９の上縁にはシー
ル用のソルダーガラス５が焼付けられている。このセラ
ミックベース１に、Ａｕ−８ｌ共品はんだ、Ａｇ系エポ
キシ接着剤などにより（図示省略）、シリコンチップ６
をマウントし、シリコンチップ６上の配線領域の−Ｆ’
ｉ１Ｓ （図示省略、一般にポンディングパッド部と呼
ばれる０とセラミックベース１の配線用メタライズド電
極２の一部とをＡｕ線又はＭ線７を用いて接続した構成
は従来と同じである。
本発明はベース１の凹陥部９の開口を閉塞するキャップ
３の中火部に周囲部４より肉厚を０．１〜１．０ｍｍの
範囲で厚くした突起部８を設けたものである。
３の中火部に周囲部４より肉厚を０．１〜１．０ｍｍの
範囲で厚くした突起部８を設けたものである。
その突起部８０幅はセラミックベース１の凹陥部９に合
致する寸法を有する。酸化性雰囲気中で焼成する際には
、キャップ３の突起部８をセラミックベース１の凹陥部
９に吠合し、キャラ１３０周囲部４をソルダーガラス５
０表面に着座させるとともに、突起部８と凹陥部９との
嵌合によりベース１に対するキャップ３の位置決めをす
る。この状態で通常の方法によりソルダーガラス５を溶
融してセラミックベース１とセラミックキャップ３とを
溶着することによりシールを行う。
致する寸法を有する。酸化性雰囲気中で焼成する際には
、キャップ３の突起部８をセラミックベース１の凹陥部
９に吠合し、キャラ１３０周囲部４をソルダーガラス５
０表面に着座させるとともに、突起部８と凹陥部９との
嵌合によりベース１に対するキャップ３の位置決めをす
る。この状態で通常の方法によりソルダーガラス５を溶
融してセラミックベース１とセラミックキャップ３とを
溶着することによりシールを行う。
したがって、ソルダーガラスで溶着する際に、ベース１
とキャップ３とは、突起部８と凹陥部９との嵌合により
位置決めされるから、搬送時の振動、焼成時のガス流な
どの影響を受けることがなく、キャップ３はベース１に
正確に溶着する。
とキャップ３とは、突起部８と凹陥部９との嵌合により
位置決めされるから、搬送時の振動、焼成時のガス流な
どの影響を受けることがなく、キャップ３はベース１に
正確に溶着する。
なお、上記実施例において、セラミック型ＩＪ −ドレ
スチップキャリア集積回路パッケージについて説明した
が、ガラスシール法の他の集積回路パッケージ、例えば
セラミック型ビングリッドアレーパッケージなどに適用
できることは勿論である。
スチップキャリア集積回路パッケージについて説明した
が、ガラスシール法の他の集積回路パッケージ、例えば
セラミック型ビングリッドアレーパッケージなどに適用
できることは勿論である。
以上説明したように本発明はガラスシール法によるセラ
ミック型集積回路パッケージのセラミックキャップの肉
厚を周囲部よりその中央部を厚くし凸形状の突起部を設
け、その突起部をセラミックベースの凹陥部に挿入し、
ソルダーガラスで溶着することにより、セラミックキャ
ップがセラミックベースに位置ずれせずに溶着すること
ができ、これにより、ハンドリングの際の作業性の向上
、ＩＣソケットを用いる選別、スクリーニング工程など
で歩留りの向−七を図れる効果がある。
ミック型集積回路パッケージのセラミックキャップの肉
厚を周囲部よりその中央部を厚くし凸形状の突起部を設
け、その突起部をセラミックベースの凹陥部に挿入し、
ソルダーガラスで溶着することにより、セラミックキャ
ップがセラミックベースに位置ずれせずに溶着すること
ができ、これにより、ハンドリングの際の作業性の向上
、ＩＣソケットを用いる選別、スクリーニング工程など
で歩留りの向−七を図れる効果がある。
第１図は本発明の一実施例を示す斜視図、第２図は第１
図の断面図、第３図は従来の集積回路パッケージの斜視
図、第４図は第３図の断面図である。 ■・・・セラミックベース、２・・・配線用メタライズ
ド電極、３・・・セラミックキャップ、４・・・セラミ
ックキャップの周囲部、５・・・シール用のソルダーガ
ラス、６・・・シリコンチップ、７・・・ん線又はＭ線
、８・・セラミックキャップの突起部、９・・セラミッ
クベースの凹陥部 第２図
図の断面図、第３図は従来の集積回路パッケージの斜視
図、第４図は第３図の断面図である。 ■・・・セラミックベース、２・・・配線用メタライズ
ド電極、３・・・セラミックキャップ、４・・・セラミ
ックキャップの周囲部、５・・・シール用のソルダーガ
ラス、６・・・シリコンチップ、７・・・ん線又はＭ線
、８・・セラミックキャップの突起部、９・・セラミッ
クベースの凹陥部 第２図
Claims (1)
- （１）凹陥部にチップをマウントしたベースと、その凹
陥部の開口を施蓋するキャップとをソルダーガラスにて
気密に封止してなる集積回路パッケージにおいて、前記
キャップに、ベースの凹陥部に嵌合して該ベースに対す
る位置ずれを防止する突起部を設けたことを特徴とする
集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265652A JPS62125652A (ja) | 1985-11-26 | 1985-11-26 | 集積回路パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60265652A JPS62125652A (ja) | 1985-11-26 | 1985-11-26 | 集積回路パツケ−ジ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62125652A true JPS62125652A (ja) | 1987-06-06 |
Family
ID=17420109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60265652A Pending JPS62125652A (ja) | 1985-11-26 | 1985-11-26 | 集積回路パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62125652A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016069265A (ja) * | 2014-09-29 | 2016-05-09 | 日本碍子株式会社 | 筐体を構成するセラミックス製のパッケージ部材とセラミックス製の蓋部材とを接合するための接合方法 |
-
1985
- 1985-11-26 JP JP60265652A patent/JPS62125652A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016069265A (ja) * | 2014-09-29 | 2016-05-09 | 日本碍子株式会社 | 筐体を構成するセラミックス製のパッケージ部材とセラミックス製の蓋部材とを接合するための接合方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5329160A (en) | Semiconductor package with metalized portions | |
| JPS62149155A (ja) | 封止電子装置 | |
| JPH05206314A (ja) | 半導体装置 | |
| US6242694B1 (en) | Package for housing a photosemiconductor device | |
| EP0098176A2 (en) | The packaging of semiconductor chips | |
| JPS62125652A (ja) | 集積回路パツケ−ジ | |
| JPS58219757A (ja) | 半導体装置 | |
| US6091146A (en) | Ceramic lid for large multi-chip modules | |
| JPH02122556A (ja) | 半導体装置の実装方法 | |
| JPH04503283A (ja) | 半導体チップを含むインダクタンスの小さいカプセル封じパッケージ | |
| JPS62106648A (ja) | 集積回路パツケ−ジ | |
| JP2522503B2 (ja) | 半導体装置 | |
| JPH0451056B2 (ja) | ||
| JPH02306657A (ja) | 半導体装置 | |
| JPH098163A (ja) | 半導体気密封止パッケージ | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JPH038366A (ja) | 半導体装置用パッケージ | |
| JP2513781B2 (ja) | 半導体装置 | |
| JP2853695B2 (ja) | チップキャリア及び半導体集積回路装置 | |
| JPH01243453A (ja) | 半導体パッケージ用ろう材付ケース本体 | |
| JPS61229343A (ja) | 電子部品のパツケ−ジング方法 | |
| JPH02192743A (ja) | 半導体装置 | |
| JPS63222495A (ja) | 半導体パツケ−ジ | |
| JPS63141329A (ja) | Ｉｃパツケ−ジ | |
| JPS63211652A (ja) | 集積回路パツケ−ジ |