JPS62128174A - 電荷転送装置 - Google Patents
電荷転送装置Info
- Publication number
- JPS62128174A JPS62128174A JP26846185A JP26846185A JPS62128174A JP S62128174 A JPS62128174 A JP S62128174A JP 26846185 A JP26846185 A JP 26846185A JP 26846185 A JP26846185 A JP 26846185A JP S62128174 A JPS62128174 A JP S62128174A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- charge transfer
- gate
- transfer device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野）
この発明は渭荷括送装コに関し、待に転送電極下の表面
ポテンシャルに容易に差をつけることができ、かつウェ
ハプロセスでの歩留り向上させることができる電荷転送
装置に関するものである。
ポテンシャルに容易に差をつけることができ、かつウェ
ハプロセスでの歩留り向上させることができる電荷転送
装置に関するものである。
〔従来の技術］
第２Ａ図〜第２Ｅ図は、２相駆動電荷転送装置の製造方
法の主要工程段階における状態を示す断面図である。こ
の製造方法について説明すると、まず、ｐ形シリコン基
板１の表面にゲート酸化膜２を形成し、このゲート酸化
膜の表面に第１のポリシリコン膜３を形成する（第２Ａ
図）。次に、第１のポリシリコン膜３の表面に互いに間
隔を隔てて複数個のレジスト膜パターン５ａを形成し、
このレジスト膜パターンをマスクとして第１のポリシリ
コン膜３を選択エツチングして第１の転送電極３ａを形
成する。この後、レジスト膜パターン５ａをマスクとし
てゲート酸化膜２の露出した表面からｐ形不純物をイオ
ン注入してｐ形シリコン基板１の表面にｐ＋形イオン注
入層９を形成する（第２Ｂ図）。次に、レジスト膜パタ
ーン５ａおよびゲート酸化膜２の露出した部分を除去し
、ｐ形シリコン基板１の露出した表面および第１転送電
極３ａの表面を酸化して、ゲート酸化膜２の膜厚より薄
い膜厚の酸化膜４０および酸化膜４１を形成する。この
後、酸化膜４０および４１の表面に第２のポリシリコン
膜１０を形成する（第２Ｃ図）。次に、第２のポリシリ
コン膜１０の表面の所定部に互いに間隔を隔てて複数個
のレジスト膜パターン８ａを形成し、レジスト膜パター
ン８ａをマスクとして第２のポリシリコン１１０を選択
エツチングして酸化膜４１で覆われた第１転送電極３８
間に第２転送電極１０ａを形成する。次に、レジスト膜
パターン８ａを除去すると２相駆動Ｔｉ荷転送装置が完
成される。
法の主要工程段階における状態を示す断面図である。こ
の製造方法について説明すると、まず、ｐ形シリコン基
板１の表面にゲート酸化膜２を形成し、このゲート酸化
膜の表面に第１のポリシリコン膜３を形成する（第２Ａ
図）。次に、第１のポリシリコン膜３の表面に互いに間
隔を隔てて複数個のレジスト膜パターン５ａを形成し、
このレジスト膜パターンをマスクとして第１のポリシリ
コン膜３を選択エツチングして第１の転送電極３ａを形
成する。この後、レジスト膜パターン５ａをマスクとし
てゲート酸化膜２の露出した表面からｐ形不純物をイオ
ン注入してｐ形シリコン基板１の表面にｐ＋形イオン注
入層９を形成する（第２Ｂ図）。次に、レジスト膜パタ
ーン５ａおよびゲート酸化膜２の露出した部分を除去し
、ｐ形シリコン基板１の露出した表面および第１転送電
極３ａの表面を酸化して、ゲート酸化膜２の膜厚より薄
い膜厚の酸化膜４０および酸化膜４１を形成する。この
後、酸化膜４０および４１の表面に第２のポリシリコン
膜１０を形成する（第２Ｃ図）。次に、第２のポリシリ
コン膜１０の表面の所定部に互いに間隔を隔てて複数個
のレジスト膜パターン８ａを形成し、レジスト膜パター
ン８ａをマスクとして第２のポリシリコン１１０を選択
エツチングして酸化膜４１で覆われた第１転送電極３８
間に第２転送電極１０ａを形成する。次に、レジスト膜
パターン８ａを除去すると２相駆動Ｔｉ荷転送装置が完
成される。
第３Ａ図、第３Ｂ図はこの２相駆動電荷転送装置の動作
を説明するための図である。
を説明するための図である。
次に、この２相駆動’Ｒ？ｒＪ転送装置の動作を第３Ａ
図、第３Ｂ図を参照しながら説明する。第２Ｅ図のよう
に構成された２相駆動電荷転送装置に第３Ｂ図に示した
ドロップ・クロック・パルスΦ１およびΦ２を印加する
と、時刻１．〜【Ｓにおいて第１転送電極３ａ、第２転
送電極１０ａ下の電荷転送チャンネルの表面ポテンシャ
ルは第３Ａｉに示したようになり、信号電荷Ｑｓ１ａは
右方向へ転送される。この動作を繰返すことによって、
入力された信号電荷ＱｓＩａは左から右へ転送され、フ
ローティングディフュージョンアンプなどの出力用プリ
アンプを経て外部に読出される。
図、第３Ｂ図を参照しながら説明する。第２Ｅ図のよう
に構成された２相駆動電荷転送装置に第３Ｂ図に示した
ドロップ・クロック・パルスΦ１およびΦ２を印加する
と、時刻１．〜【Ｓにおいて第１転送電極３ａ、第２転
送電極１０ａ下の電荷転送チャンネルの表面ポテンシャ
ルは第３Ａｉに示したようになり、信号電荷Ｑｓ１ａは
右方向へ転送される。この動作を繰返すことによって、
入力された信号電荷ＱｓＩａは左から右へ転送され、フ
ローティングディフュージョンアンプなどの出力用プリ
アンプを経て外部に読出される。
［発明が解決しようとする問題点］
従来の２相駆動電荷転送装置は以上のように構成されて
おり、第１転送電極３ａ下のゲート酸化ｐＪ２の膜厚と
第２転送電ｔｌ！１０ａ下のゲート酸化膜４０のｐＩｉ
厚とが異なる結果、第１転送電極３ａ下と第２転送電極
１０ａ下で電荷転送チャンネルの表面ポテンシャルに差
が生じることとなる。電荷転送量を大きくするには、こ
の表面ポテンシャルの差を大きくする必要があり、従来
は、ｐ形シリコン基板１にｐ“形イオン注入層９を形成
することよってこの差を積極的につけていた。しかしな
がら、このｐ＋形イオン注入層９の形成はウェハプロセ
スにおける工程の増加につながり、ウェハプロセスの歩
留りを低下させるという問題点があった。
おり、第１転送電極３ａ下のゲート酸化ｐＪ２の膜厚と
第２転送電ｔｌ！１０ａ下のゲート酸化膜４０のｐＩｉ
厚とが異なる結果、第１転送電極３ａ下と第２転送電極
１０ａ下で電荷転送チャンネルの表面ポテンシャルに差
が生じることとなる。電荷転送量を大きくするには、こ
の表面ポテンシャルの差を大きくする必要があり、従来
は、ｐ形シリコン基板１にｐ“形イオン注入層９を形成
することよってこの差を積極的につけていた。しかしな
がら、このｐ＋形イオン注入層９の形成はウェハプロセ
スにおける工程の増加につながり、ウェハプロセスの歩
留りを低下させるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たちので、ウェハプロセスにおける工程を増加させるこ
となく、各転送電極下の電荷転送チャンネルの表面ポテ
ンシャルに各転送電極間で容易に差をつけることができ
る電荷転送装置を得ることを目的とする。
たちので、ウェハプロセスにおける工程を増加させるこ
となく、各転送電極下の電荷転送チャンネルの表面ポテ
ンシャルに各転送電極間で容易に差をつけることができ
る電荷転送装置を得ることを目的とする。
［問題点を解決するための手段］
この発明に係る電荷転送装置は、基板の表面に第１ゲー
ト絶縁膜を形成し、第１ゲート絶縁膜の表面に互いに間
隔を隔てて複数個のポリシリコンからなる第１転送電極
を形成し、第１転送電楊の表面に酸化膜を形成し、少な
くとも露出した基板の表面にＥＣＲ型ＰＥＣＶＤ装置に
よって第２ゲート絶縁膜を形成し、第２ゲート絶縁膜の
表面にＥＣＲ型ＰＥＣＶＤ装置によって複数個のアモル
ファスシリコンまたは微結晶シリコンからなる第２転送
電極を形成したものである。
ト絶縁膜を形成し、第１ゲート絶縁膜の表面に互いに間
隔を隔てて複数個のポリシリコンからなる第１転送電極
を形成し、第１転送電楊の表面に酸化膜を形成し、少な
くとも露出した基板の表面にＥＣＲ型ＰＥＣＶＤ装置に
よって第２ゲート絶縁膜を形成し、第２ゲート絶縁膜の
表面にＥＣＲ型ＰＥＣＶＤ装置によって複数個のアモル
ファスシリコンまたは微結晶シリコンからなる第２転送
電極を形成したものである。
［作用コ
この発明においては、第１転送電極下に第１ゲー゛ト絶
縁膜のみが形成され、第２転送電極下に第１および第２
ゲート絶［５１が形成されるので、第１転送電極下の電
荷転送チャンネルの表面ポテンシャルと第２転送電極下
の電荷転送チャンネルの表面ポテンシャルとの間に差が
つく。また、ＥＣＲ型ＰＥＣＶＤ１！置によって、第２
ゲート絶縁膜とアモルファスシリコンまたは微結晶シリ
コンからなる第２転送電極とを低温下で連続的に容易に
形成することができる。また、第２ゲート絶縁膜と第２
転送電極とはこの装置によって形成されるので、膜間の
界面順位が安定し、また膜中への不純物の混入が少なく
なり、さらには膜中のストレスが制御される。
縁膜のみが形成され、第２転送電極下に第１および第２
ゲート絶［５１が形成されるので、第１転送電極下の電
荷転送チャンネルの表面ポテンシャルと第２転送電極下
の電荷転送チャンネルの表面ポテンシャルとの間に差が
つく。また、ＥＣＲ型ＰＥＣＶＤ１！置によって、第２
ゲート絶縁膜とアモルファスシリコンまたは微結晶シリ
コンからなる第２転送電極とを低温下で連続的に容易に
形成することができる。また、第２ゲート絶縁膜と第２
転送電極とはこの装置によって形成されるので、膜間の
界面順位が安定し、また膜中への不純物の混入が少なく
なり、さらには膜中のストレスが制御される。
［実施例］
以下、この発明の実施例を図について説明する。
第１Ａ図〜第１Ｅ図は、この発明の実施例である２相駆
動電荷転送装置の製造方法の主要工程段階における状態
を示す断面図である。この製造方法について説明すると
、まず、ｐ形シリコン基板１の表面にゲート酸化膜２を
形成し、この後ゲート酸化ｍ２の表面にポリシリコン膜
３を形成する（第１Ａ図）。次に、ポリシリコン膜３の
表面の所定部に互いに間隔を隔てて複数個のレジスト膜
パターン５ａを形成し、このレジスト膜パターンをマス
クとしてポリシリコン膜３を選択エツチングして第１転
送電極３ａを形成する（第１Ｂ図）。
動電荷転送装置の製造方法の主要工程段階における状態
を示す断面図である。この製造方法について説明すると
、まず、ｐ形シリコン基板１の表面にゲート酸化膜２を
形成し、この後ゲート酸化ｍ２の表面にポリシリコン膜
３を形成する（第１Ａ図）。次に、ポリシリコン膜３の
表面の所定部に互いに間隔を隔てて複数個のレジスト膜
パターン５ａを形成し、このレジスト膜パターンをマス
クとしてポリシリコン膜３を選択エツチングして第１転
送電極３ａを形成する（第１Ｂ図）。
次に、レジスト膜パターン５ａを除去し、この後第１転
送電極３ａの表面を熱酸化して酸化ｌ１１４を形成する
。この後、ゲート酸化膜２の露出した表面および酸化膜
４の表面にＥ ＣＲ（Ｅ ＩｅｃｔｒｏｎＣｙｃｌｏｔ
ｒｏｎ Ｒｅｓｏｎａｎｃｅ）型ＰＥＣＶＤ’（Ｐｌ
ａ＋ｖ＋ａ Ｅ ｎｈａｎｃｅｄ Ｃｈｅｎ＋ｔｃａ
ｌ Ｖａｐｏｕｒ ［）ｅｐｏｓｉ口ｏｎ ）装置によ
って窒化膜６を形成し、続いて窒化膜６の表面に同じＥ
ＣＲ型ＰＥＣＶＤ装置によって連続的にアモルファスシ
リコン膜７を形成する。このＥＣＩ（型ＰＥＣＶＤ装置
は、基板温度が室温から３００℃程度までの低温下で熱
窒化膜と同等のプラズマ窒化膜を形成でき、しかも、窒
素ガスを導入するかしないかによって、窒化膜を形成す
るかアモルファスシリコン膜を形成するかという制御が
可能である。また、この装置では、１０−４７ ｏｒｒ
程度の高真空下で堆積を行なうため形成された膜中への
不純物の混入が少なくなり、しかも、窒化膜、アモルフ
ァスシリコン膜の連続形成を行なえるため１１間の界面
順位を安定させる上で都合が良い。また、この装置は形
成された膜中のストレスを制御することができるのでデ
バイス作成上好都合である。次に、アモルファスシリコ
ン膜７の表面の所定部に互いに間隔を隔てて複数個のレ
ジスト膜パターン８ａを形成し、このレジスト膜パター
ンをマスクとしてアモルファスシリコン膜７および窒化
膜６を順次選択ドライエツチングして第２転送Ｎ極７ａ
およびゲート窒化膜６ａを形成する（第１Ｄ図）。次に
、レジスト膜パターン８ａを除去すると２相駆動電荷転
送装置が完成される。
送電極３ａの表面を熱酸化して酸化ｌ１１４を形成する
。この後、ゲート酸化膜２の露出した表面および酸化膜
４の表面にＥ ＣＲ（Ｅ ＩｅｃｔｒｏｎＣｙｃｌｏｔ
ｒｏｎ Ｒｅｓｏｎａｎｃｅ）型ＰＥＣＶＤ’（Ｐｌ
ａ＋ｖ＋ａ Ｅ ｎｈａｎｃｅｄ Ｃｈｅｎ＋ｔｃａ
ｌ Ｖａｐｏｕｒ ［）ｅｐｏｓｉ口ｏｎ ）装置によ
って窒化膜６を形成し、続いて窒化膜６の表面に同じＥ
ＣＲ型ＰＥＣＶＤ装置によって連続的にアモルファスシ
リコン膜７を形成する。このＥＣＩ（型ＰＥＣＶＤ装置
は、基板温度が室温から３００℃程度までの低温下で熱
窒化膜と同等のプラズマ窒化膜を形成でき、しかも、窒
素ガスを導入するかしないかによって、窒化膜を形成す
るかアモルファスシリコン膜を形成するかという制御が
可能である。また、この装置では、１０−４７ ｏｒｒ
程度の高真空下で堆積を行なうため形成された膜中への
不純物の混入が少なくなり、しかも、窒化膜、アモルフ
ァスシリコン膜の連続形成を行なえるため１１間の界面
順位を安定させる上で都合が良い。また、この装置は形
成された膜中のストレスを制御することができるのでデ
バイス作成上好都合である。次に、アモルファスシリコ
ン膜７の表面の所定部に互いに間隔を隔てて複数個のレ
ジスト膜パターン８ａを形成し、このレジスト膜パター
ンをマスクとしてアモルファスシリコン膜７および窒化
膜６を順次選択ドライエツチングして第２転送Ｎ極７ａ
およびゲート窒化膜６ａを形成する（第１Ｄ図）。次に
、レジスト膜パターン８ａを除去すると２相駆動電荷転
送装置が完成される。
以上のように、第１転送電ｍｓａ下にゲート酸化膜２の
みを形成し、第２転送１！極７ａ下にゲート酸化１１２
およびゲート窒化ｍ６ａを形成することによって、第１
転送電極３ａ下の電荷転送チャンネルの表面ポテンシャ
ルと第２転送電極７ａ下の電荷転送チャンネルの表面ポ
テンシャルとの間に差をつけることができ、この発明に
よる２相駆動電荷転送装置は、２相駆動用ポテンシヤル
バリヤを設けるために従来用いられていたｐ＋形イオン
注入層９を、ＥＣＲ型ＰＥＣＶＤ装置によって形成され
たゲート窒化！！！６ａ−ゲート酸化膜２で置き換えた
ことを特徴とするものである。
みを形成し、第２転送１！極７ａ下にゲート酸化１１２
およびゲート窒化ｍ６ａを形成することによって、第１
転送電極３ａ下の電荷転送チャンネルの表面ポテンシャ
ルと第２転送電極７ａ下の電荷転送チャンネルの表面ポ
テンシャルとの間に差をつけることができ、この発明に
よる２相駆動電荷転送装置は、２相駆動用ポテンシヤル
バリヤを設けるために従来用いられていたｐ＋形イオン
注入層９を、ＥＣＲ型ＰＥＣＶＤ装置によって形成され
たゲート窒化！！！６ａ−ゲート酸化膜２で置き換えた
ことを特徴とするものである。
次に、この２相駆動電荷転送装置の動作については従来
の２相駆動電荷転送装置の動作と全く同様である。
の２相駆動電荷転送装置の動作と全く同様である。
なお、上記実施例では、第２転送電極を形成するとき、
ＥＣＲ型ＰＥＣＶＤ装置でまず窒化膜を形成し、次にア
モルファスシリコン膜を形成したが、窒化膜の代わりに
酸化膜を形成するようにしてもよい。この場合は、窒化
膜形成の際の窒素ガス導入の代わりに酸素ガスを導入す
ればよいだけである。
ＥＣＲ型ＰＥＣＶＤ装置でまず窒化膜を形成し、次にア
モルファスシリコン膜を形成したが、窒化膜の代わりに
酸化膜を形成するようにしてもよい。この場合は、窒化
膜形成の際の窒素ガス導入の代わりに酸素ガスを導入す
ればよいだけである。
また、第２転送電極下の絶縁膜は、上記の窒化膜のみ、
または酸化膜のみだけではなく、酸化膜上に窒化膜を形
成した後にアモルファスシリコン膜とする構成または酸
化膜と窒化膜の順序を替えた構成にしてもよい。
または酸化膜のみだけではなく、酸化膜上に窒化膜を形
成した後にアモルファスシリコン膜とする構成または酸
化膜と窒化膜の順序を替えた構成にしてもよい。
また、第２転送電極下に、従来例と同様、表面ポテンシ
ャル差をさらにつけるためにｐ＋形ビイオン注入層設け
てもよい。
ャル差をさらにつけるためにｐ＋形ビイオン注入層設け
てもよい。
また、上記実施例では、第２転送電極をＥＣＲ型ＰＥＣ
ＶＤｖｔＩによって形成されたアモルファスシリコン膜
から形成する場合について示したが、この装置によって
微結晶シリコン膜を形成し、この膜から第２転送電極を
形成するようにしてもよい。
ＶＤｖｔＩによって形成されたアモルファスシリコン膜
から形成する場合について示したが、この装置によって
微結晶シリコン膜を形成し、この膜から第２転送電極を
形成するようにしてもよい。
［発明の効果］
以上のようにこの発明によれば、基板の表面に第１ゲー
ト絶縁膜を形成し、第１ゲート絶縁膜の表面に互いに間
隔を隔てて複数個のポリシリコン膜からなる第１転送電
極を形成し、第１転送電極の表面に酸化膜を形成し、少
なくとも露出した基板の表面にＥＣＲ型ＰＥＣＶＤ装置
によって第２ゲート絶縁躾を形成し、第２ゲート絶縁膜
の表面にＥＣＲ型ＰＥＣＶＤ装置によって複数個のアモ
ルファスシリコンまたは微結晶シリコンからなる第２転
送電極を形成する構成としたので、ウェハプロセスにお
ける工程を増加させることなく、各転送電極下の電荷転
送チャンネルの表面ポテンシャルに各転送電極間で容易
に差をつけることができる電荷転送装置を得ることがで
きる。
ト絶縁膜を形成し、第１ゲート絶縁膜の表面に互いに間
隔を隔てて複数個のポリシリコン膜からなる第１転送電
極を形成し、第１転送電極の表面に酸化膜を形成し、少
なくとも露出した基板の表面にＥＣＲ型ＰＥＣＶＤ装置
によって第２ゲート絶縁躾を形成し、第２ゲート絶縁膜
の表面にＥＣＲ型ＰＥＣＶＤ装置によって複数個のアモ
ルファスシリコンまたは微結晶シリコンからなる第２転
送電極を形成する構成としたので、ウェハプロセスにお
ける工程を増加させることなく、各転送電極下の電荷転
送チャンネルの表面ポテンシャルに各転送電極間で容易
に差をつけることができる電荷転送装置を得ることがで
きる。
第１Ａ図〜第１Ｅ図は、この発明の実施例である２相駆
動電荷転送装置の製造方法の主要工程段階における状態
を示す断面図である。 第２Ａ図〜第２Ｅ図は、従来の２相駆動電荷転送装置の
製造方法の主要工程段階における状態を示す断面図であ
る。 第３Ａ図、第３Ｂ図は、２相駆動電荷転送装置の動作を
説明するための図である。 図において、１はｐ形シリコン基板、２はゲート酸化膜
、３はポリシリコン膜、３ａは第１転送電極、４は酸化
膜、５ａ 、 ８ａはレジスト膜パターン、６は窒化膜
、６ａはゲート窒化膜、７はアモルファスシリコン膜、
７ａは第２転送電極でわる。 なお、各図中同一符号は同一または相当部分を示す。 代 理 人 大 岩 増 雄第１Ａ
図 第２Ａ図 アイ研究所内 １番地 三菱電機株式会社エル・ニス・１番地 三菱電
機株式会社エル・ニス・手続補正書（自発） ２１発明の名称 電荷転送装置 ３、補正をする者 ５、補正の対象 図面の第１Ｄ図および第１Ｅ図 ６、補正の内容 図面の第１Ｄ図および第１Ｅ図を別紙のとおり。 以上
動電荷転送装置の製造方法の主要工程段階における状態
を示す断面図である。 第２Ａ図〜第２Ｅ図は、従来の２相駆動電荷転送装置の
製造方法の主要工程段階における状態を示す断面図であ
る。 第３Ａ図、第３Ｂ図は、２相駆動電荷転送装置の動作を
説明するための図である。 図において、１はｐ形シリコン基板、２はゲート酸化膜
、３はポリシリコン膜、３ａは第１転送電極、４は酸化
膜、５ａ 、 ８ａはレジスト膜パターン、６は窒化膜
、６ａはゲート窒化膜、７はアモルファスシリコン膜、
７ａは第２転送電極でわる。 なお、各図中同一符号は同一または相当部分を示す。 代 理 人 大 岩 増 雄第１Ａ
図 第２Ａ図 アイ研究所内 １番地 三菱電機株式会社エル・ニス・１番地 三菱電
機株式会社エル・ニス・手続補正書（自発） ２１発明の名称 電荷転送装置 ３、補正をする者 ５、補正の対象 図面の第１Ｄ図および第１Ｅ図 ６、補正の内容 図面の第１Ｄ図および第１Ｅ図を別紙のとおり。 以上
Claims (5)
- （１）基板と、 前記基板の表面に形成される第１ゲート絶縁膜と、 前記第１ゲート絶縁膜の表面に互いに間隔を隔てて形成
される、複数個のポリシリコンからなる第１転送電極と
、 前記第１転送電極の表面に形成される酸化膜と、少なく
とも前記露出した基板の表面にＥＣＲ型ＰＥＣＶＤ装置
によって形成される第２ゲート絶縁膜と、 前記第２ゲート絶縁膜の表面にＥＣＲ型ＰＥＣＶＤ装置
によつて形成される、複数個のアモルファスシリコンま
たは微結晶シリコンからなる第２転送電極とを備えた電
荷転送装置。 - （２）前記第１ゲート絶縁膜は酸化膜である特許請求の
範囲第１項記載の電荷転送装置。 - （３）前記第２ゲート絶縁膜は窒化膜である特許請求の
範囲第１項または第２項記載の電荷転送装置。 - （４）前記第２ゲート絶縁膜は酸化膜である特許請求の
範囲第１項または第２項記載の電荷転送装置。 - （５）前記第２ゲート絶縁膜は酸化膜と窒化膜の２層膜
である特許請求の範囲第１項または第２項記載の電荷転
送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26846185A JPS62128174A (ja) | 1985-11-28 | 1985-11-28 | 電荷転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26846185A JPS62128174A (ja) | 1985-11-28 | 1985-11-28 | 電荷転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62128174A true JPS62128174A (ja) | 1987-06-10 |
Family
ID=17458823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26846185A Pending JPS62128174A (ja) | 1985-11-28 | 1985-11-28 | 電荷転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62128174A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685234A (ja) * | 1992-05-11 | 1994-03-25 | Samsung Electron Co Ltd | イメージセンサ装置およびその製造方法 |
| US6165695A (en) * | 1998-12-01 | 2000-12-26 | Advanced Micro Devices, Inc. | Thin resist with amorphous silicon hard mask for via etch application |
| KR20120109310A (ko) * | 2011-03-25 | 2012-10-08 | 소니 주식회사 | 고체 촬상 장치, 및, 그 제조 방법, 전자 기기 |
-
1985
- 1985-11-28 JP JP26846185A patent/JPS62128174A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685234A (ja) * | 1992-05-11 | 1994-03-25 | Samsung Electron Co Ltd | イメージセンサ装置およびその製造方法 |
| US6165695A (en) * | 1998-12-01 | 2000-12-26 | Advanced Micro Devices, Inc. | Thin resist with amorphous silicon hard mask for via etch application |
| KR20120109310A (ko) * | 2011-03-25 | 2012-10-08 | 소니 주식회사 | 고체 촬상 장치, 및, 그 제조 방법, 전자 기기 |
| JP2012204562A (ja) * | 2011-03-25 | 2012-10-22 | Sony Corp | 固体撮像装置、および、その製造方法、電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02102557A (ja) | 半導体装置の製造方法 | |
| JPS63198323A (ja) | 半導体装置およびその製造方法 | |
| JPS62128174A (ja) | 電荷転送装置 | |
| JP3077760B2 (ja) | 固相拡散方法 | |
| JPS5947471B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| US5434099A (en) | Method of manufacturing field isolation for complimentary type devices | |
| JPS5825266A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| JPS61201475A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS63300563A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS60200572A (ja) | 半導体装置の製造方法 | |
| JP2826963B2 (ja) | 電荷結合素子及びその製造方法 | |
| JPH02130969A (ja) | ジョセフソン接合の製造方法 | |
| JP3000124B2 (ja) | 絶縁ゲート型電界効果トランジスタの作製方法 | |
| JPS63308385A (ja) | 埋込みゲ−ト型電界効果トランジスタの製造方法 | |
| JPS61176155A (ja) | アクテイブマトリクス基板の製造方法 | |
| JPS5817675A (ja) | Ｍｏｓ型半導体装置 | |
| JPS60158659A (ja) | 半導体装置の製造方法 | |
| JPH022621A (ja) | 半導体装置の製造方法 | |
| JPH03289137A (ja) | 薄膜トランジスタ | |
| JPH05110103A (ja) | 半導体装置 | |
| JPS61242057A (ja) | 多結晶シリコン抵抗の製造方法 | |
| JPS6260238A (ja) | 半導体装置及びその製造方法 | |
| JPS6298743A (ja) | 半導体装置の製造方法 | |
| JPH03109741A (ja) | 電荷転送装置の製造方法 | |
| JPH03159272A (ja) | 半導体装置の製造方法 |