JPS62128A - ２値信号出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は２値信号出力回路に関する。

〔発明の技術的背景〕

半導体集積回路（以下、ＩＣと称する）の技術分野にお
いては、デジタル処理は勿論のこと。

アナログ処理においても、あるＩＣから高レベルと低レ
ベルの２値レベルをもつ信号を出力し。

その信号によって他のＩＣまたはディスクリート回路を
制御することがしばしば行われる。

上記２値付号を出力する回路の従来構成を繭５図に示す
。図示の回路は、ＩＣ内の低レベル（２）２ｉ（Ｆｔ号
ｔｌＥ圧（Ｖｉｌｏ）ｔ、　出力１１１１子（ＯＵＴ）
において高レベルの２値付号電圧（Ｖｏ　（”Ｖｃｃ　
）１０）に変換するものである。このような変換特性を
得るための東件を以下、説明する。入力２値信号電圧が
Ｖｉ、０のときのトランジスタＱ工のペース直流をそれ
ぞれＩＢＶ　ｐ　ＩＢＯとすると、これらはそれぞれ次
式（１）　ｊ　（２）のように表わされる。

ＩＢＯ＝　０　　　　　　　　　　・・・・・・・・・
　　（２）但し、Ｖｇ；）ランジスタＱ、のペース・エ
ミッタ間電圧 式（１）で与えられるＩＢＶが。

ｈｍ　’　Ｉｙ　”　ＲＬ　＞　Ｖｃｃ　　　　・・・
−＝　　　（３）但し、ｈｎ；　トランジスタＱ、のエ
ミッタ接地電流増幅率 となるように、各抵抗Ｒ１，几２　ｔ　ＲＬの値を設定
することにより、入力２値信号電圧がＶｌのとき。

トランジスタＱ１が飽和する。したがって、出力２値信
号電圧の高レベル（Ｖｃｙｍ　）　ｓ低レベル（Ｖａｔ
、　）　ｔｉｔ：　ツレツレ、式（１）　ｔ　（２）　
＃　（３）　カＧ）ＶＱＨ＝　Ｖｃｃ　　　　　　　　
　　　　＝（４）ＶＯＬ　＝　ＶＣＩ　（ｓａｔ　）　
＝　Ｏ−（５）但しｈ　　ＶＱｉｊ（ｇａすニド２ンジ
スタＱ１のコレクタ・エミッタ間飽和電圧 となシ、目的のレベル（Ｖｃｃ）、（０）を得ることが
できる。

〔背景技術の問題点〕

ところで、２値信号出力回路においては、出力端子（Ｏ
ＵＴ）のレベルを、ＩＣ内の状態で決定されるレベルに
関係な（、、ＩＣ外部から強制的に高レベル（ＶａＨ）
または低レベル（ＶＯＬ　）に設定する必要がある場合
がある。

しかし、第２図の２値信号出力回路では。

ＩＣ外部から出力端子（ＯＵＴ）を強制的に低レベル（
Ｖａｔ、　）にすることは可能であるが、高レベル（Ｖ
ＯＨ）にすることができない、その理由は。

出力端子（ＯＵＴ）を強制的に高レベル（Ｖｃｍ　）に
すると、トランジスタＱ１が破損する可能性があるから
である。

すなわち、今、出力端子（ＯＵＴ）を高レベル（ＶＯＨ
）にするために、これを電源（ＶＣＣ）に接続したとす
る。この場合、トランジスタＱ１のコレクタ電流は、入
力２値信号電圧がＶｌのとき最大値（ＩＣＭ）となる。

ＩＣＭ　＝　ｈ　ＦＥ　・Ｉｎｖ　　　　　　　−−−
−−−（６）ところで、トランジスタＱ１のベース電流
（ＩＢＭ）は、各定数がばらついても、上記変換特性を
確実なものにするために（式（３）を満足させるために
）通常大きな値に設定される。すなわち５ＩＢＶＯ値の
は飽和時のコレクタ電流の約ＶＣＣ＝　５　Ｖ　＃　Ｒ
Ｌ　＝　１０　ＫＭとすると＊　　ＩＢＶ＝０．０５〜
０、０２５　ｍＡ　　となる、したがりて、トランジス
タＱ１のｈＦＥ　　が３００程度と大きければ（通常ｈ
ＦＩは５０〜３００）、出力端子（ＯＵＴ）　を強制的
に高レベル（ＶＯＨ）　　に設定したとき、：２レクタ
電流（ＩＣＭ）は１式（６）から１５ｍＡ〜７．５ｍＡ
となシ、トランジスタＱ８が破損する危険が生ずる。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、出
力レベルをＩＣ外部から強制的に低レベルあるいは高レ
ベルに設定することについて何ら問題のない２値信号出
力回路を提供することを目的とする。

〔発明の概要〕

この発明は、目的とする２値付号電圧をカレントミラー
回路の出力端から得るように構成することによシ、２値
付号電圧の出力端子のレベルを外部制御する場合であっ
ても、出力段トランジスタに過大電流が流れることがな
いようにしたものである。

〔発明の実施例〕

以下２図面を参照してこの発明の実施例を詳細に説明す
る。

第１図はこの発明の一実施例の構成を示す回路図である
。

第１図において、トランジスタＱｔｔ　Ｉ　Ｑｌｍはカ
レントミツ−回路を成す、このカレントミラー回路の入
力端、つまり、ダイオード接続のトランジスタＱ０のコ
レクタには、電流源工１１よシ２値信号電流（ＩＩｌｏ
）が４見られる。一方、出力端であるトランジスタＱ１
のコレクタと電源ｖｃｅとの間には負荷抵抗几りが挿入
されている。

電流源工ｔｓは電圧／電流変換回路であ＃）、例えば第
２図あるいは第３図に示すように構成される。第２図に
示す回路は、エミッタホロワトランジスタＱｔｓと抵抗
Ｒ１１で入力２値信号電圧（Ｖｉｌｏ）ヲ２　値（１−
ｊ）ｔｆｉ　（ｌｌ１０）Ｋ変換スル４のである。同様
に、第３図に示す回路は、この電圧／ＩＥ流変換を差動
対を成すトランジスタＱ　１４１　Ｑ　ＩＩと電流源■
□、ＩＣ圧源Ｖｎで実現するものである。

上記構成において動作を説明する。

トランジスタＱ　ｊ！　ｔ　Ｑ　Ｈのカレントミラー比
を例えば１：ｎとすれば、電流源Ｉｌｌからの電流が高
レベル（Ｉｓ　）のとき、トランジスタＱ　ｕのコレク
タ電流は（ｎ１１）とな）、低レベル（０）のときは、
（０）となる。

ここで。

ｎ１ｌ−Ｒｔ、　＞　Ｍａｃ　　　　　　−−（７）と
なるように、ｎ、１１．ＲＬの各値を設定すれば。

入力電流が高レベル（Ｉｌ）のとき、トランジスタＱｌ
ｌは飽和し、低レベル（０）のときカットオフする。し
たがって、出力端子（ＯＵＴ）Ｋ得られる出力２値信号
電圧の高レベル（ＶＱＨ）及び低レベル（ＶＯＬ　）は
それぞれ。

ＶＯＲ＝　Ｖｃｃ　　　　　　　　　−−（８）ＶＯＬ
　”　ＶＣＥ（ｓａｔ）　−０°°°°べ９）となる。

ここで、出力端子（ＯＵＴ　）　Ｋ：　、Ｖｃｃｌｏ　
Ｏ２値付号電圧を得るためのトランジスタＱ□のコレク
タ電流について考えてみる。上記２値付号電圧を得るた
めの条件は式（７）のように与えられるが、この条件式
において１例えば、Ｖｅｃ＝５Ｖ。

几Ｉ、＝ｌＱＫＧ？、ｎ＝４とすると＊（Ｉｔ）は、各
素子定数のばらつきを考慮しても＊　　０．２５ｍＡ程
度あれば充分である。

こＯ条件下で、出力端子（ＯＵＴ）を電源（Ｖｅｃ　）
に接続して強制的に高レベルにしたときを考えると、こ
のときのトランジスタＱ、のコレクタ電流は、入力電流
がＩｌのとき最大となシ、その値（ＩＣＭ’）は。

ＩＣＭ’　＝　ｎ１１　　＝　４　Ｘ　Ｏ，２５ｔｎ人
＝　ｌ　ｍＡ　　＝　・−（１０）となる。

この式（ｌＯ）で与えられる電流は、トランジスタＱ、
、Ｑ、が通常のカレントミラー回路として動作している
ときのものであるので、トランジスタＱ、、Ｑ、の索子
特性（％にｈｍ）がばらついても±１０％程度しか変化
しない。

したがって、第１図では、出力端子（ＯＵＴ）を強制的
に高レベルにしたときのトランジスタＱｌｌのコレクタ
電流は、先の第５図におけるトランジスタＱ１のコレク
タ電流、の約ｌ／１０となシ、素子が破損する危険はな
い。

なお、出力端子（ＯＵＴ）を強制的に低レベル（Ｖｏｘ
、　）にすることは、トランジスタＱ、のコレクタを接
地することであるから何ら問題はない。

以上詳述したように、この実施例は、カレントミラー回
路の出力端に、２値付号電圧を出力するための出力端子
（ＯＵＴ）を設けるようにしたものである。したがって
、この実施例によれば、出力端子（ＯＵＴ）を強制的に
電源に接続して高レベル（ＶＯＨ）出力を保持しても、
出力段のトランジスタ（Ｑ、、）に過大電流が流れるこ
とがない。これによシ、トランジスタＱｌｌが破損する
ことがなく１回路のＩＣ化に好適である。

なお、この発明は第４図に示す如（、ＭＯＳトランジス
タＱｔｓ　ｔ　Ｑｔ？によってカレントミラー回路を構
成してもよいことは勿論である。

〔発明の効果〕

このようにこの発明によれば、′出力端子レベルを内部
動作とは無関係に強制的に外部設定する場合であっても
、出力段トランジスタの破損を防止することができる２
値信号出力回路を提供することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示す回号出力回路
を示す回路図である。 Ｑ　１１　ｔ　Ｑｌｌ　＃　Ｑｔ・、Ｑ１？　　・・・
トランジスタ。 ＲＬ・・・抵抗、■１．・・・電流源。 封願人代理人　弁理士　　鈴　江　武　彦第１図 第２図　　　　　　第３９ １１４　図 第５図

Claims (1)

1. 【特許請求の範囲】 トランジスタで構成されるカレントミラー回路と、 このカレントミラー回路の入力端に２値信号電流を供給
   する電流源と、 上記カレントミラー回路の出力端と電源間に接続された
   負荷とを具備した２値信号出力回路。