JPS62136073A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置特に高密度・高速化を図った半導体
装置の製造方法に関するものである。

従来の技術 近年、半導体装置はますます高密度、高速化の要求が高
まり、それを実現するためフォトリングラフィによるマ
スク合せを用いないセルファライン（自己整合）技術の
研究が活発に行われている。

特Ｋ、バイポーラ半導体装置においてはセルファライン
技術がよく用いられており、従来例としては、例えばＴ
ムＫ　Ｈ，ＮＩＮＧ　ａｔ　ａｌ　”Ｓｅｌｆａｌｉｇ
ｎｏｄＥｌｅｃｔｒｏｎ　Ｄａｖｉｅｓ、）、　ｖｏｌ
、ＥＤ−２８，ＮＯ１９Ｐ、Ｐ。

１０１０〜１０１３１　Ｓａｐ、　１９８１で報告され
ているようにｐｏｌｙ　Ｓｉのセルファジイン技術を用
いたトランジスタが提案されている。第２図にその要部
断面図を示す。１はコレクタ、２は分Ｆａ酸化膜、３は
ｐｏｌｙ　Ｓｉ、４は酸化膜、５は高濃度不活性ぺ−ス
領域、６は低濃度活性ベース、７はエミッタである。

発明が解決しようとする問題点 しかし、第２図に示すような従来技術では、セルファラ
イン技術を用いてベース抵抗は小さくなるように工夫さ
れているが、ベース領域は分離酸化膜２で囲まれた領域
に必然的に形成されてしまう。それ故、ベース面積は大
きくなりベース・コレクタ間容量も大きくなってしまう
。バイポーラトランジスタではベース抵抗及びベース、
コレクタ間容量が最も素子のスピードに影響を及ぼすの
で、非常に高速なデバイスを作るにはベース抵抗。

ベース・コレクタ間容量の両方を小さくする必要がある
。

そこで、本発明はかかる点に鑑みてなされたもので、セ
ルフ７ライン技術を用いて、ベース抵抗及びベース・コ
レクタ間容量を共に小さくして。

高密度・高速化を図った半導体装置の製造方法を提供す
ることを目的とするものである。

問題点を解決するための手段 この問題点を解決するために、本発明の方法は、一方導
電型半導体領域上に、第１の絶縁膜を形成し、第１の絶
縁膜の所定領域をエツチングして第１の開口部を形成す
る工程と、第１の開口部上に導電性物質及び耐酸化性膜
を形成し、第１の開口部上にのみフォトレジスト膜を形
成する工程と、フォトレジスト膜をマスクに耐酸化性膜
をエツチングする工程と、残耐酸化性膜をマスクに導電
性物質を所定量酸化して第２の絶縁膜を形成する工程と
、第２の絶縁膜をマスクに残耐酸化性膜及び導電性物質
をエツチングして第２の開口部を形成する工程と、第２
の開口部の側面にのみ第３の絶縁膜を形成する工程と、
第２・第３の絶縁膜をマスクに他方導電型半導体層及び
一方導電型半導体層を形成する工程とを備えたものであ
る。

すなわち、本発明はたとえば、コレクタ領域の開口部上
にｐｏｌｙｓ−蟹化ケイ素膜を形成し、開口部の凹部に
のみフォトレジスト膜を残し、このフォトレジスト膜を
マスクに窒化ケイ素膜をエツチングし、残った窒化ケイ
素膜をマスクにｐｏｌｙ　Ｓｉを所定量選択酸化して酸
化膜を形成し、この酸化膜をマスクに窒化ケイ素膜を除
去、ｐｏｌｙ　Ｓｉをエツチングして、この開口部の側
面、すなわちｐｏｌｙＳｉ　の側面にのみ酸化膜を自己
整合的に残して、活性ベース、エミッタを各々形成する
ものである。

作用 本発明はコレクタ領域に開口部を形成した後、平坦化技
術及び異方性の強い垂直なドライエツチング技術等のセ
ルファライン技術を用いることにより、１回のマスク合
せて高濃度不活性ベース・低濃度活性ベース及びエミッ
タ領域を各々形成して、ベース抵抗及びベース、コレク
タ間容量の非常に小さいバイポーラトランジスタを作る
こトラ可能とし、高密度で高速なデバイスを実現できる
ものである。

実施例 以下第１図ａ−ｈとともに本発明の一実施例Ｋかかるバ
イポーラトランジスタの製造方法を示す。

第１　図りにおいて、１１はｎ型エピタキシャル層でコ
レクタを形成し、１゛２は酸化膜で３５００Ａ形成して
おり、１３はコレクタ上に形成された開口部である。こ
こまでは通常の方法で形成されており、分離方法もｐｎ
接合分離、絶縁分離法どちらでも特に構わない。１４は
ｐ＋ドープ）　ｐｏｌｙＳｌあるいはノンドープ）　ｐ
ｏｌｙ　ＳｉにＢ　をイオン注入してｐ　ドープトｐｏ
ｌｙ　Ｓｉにしたもので、５ｏｏｏＸ形成している。１
５は酸化膜で３００〜６００人形成している。この酸化
膜１５はｐ＋ドープ）　ｐｏ１７　Ｓｉ１４を熱酸化ア
ル−はＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐ
ｏｓｉｔｉｏｎ　）法どちらで形成してもよい。また、
熱酸化膜１５は特に形成しなくても本発明には特に影響
しない。１６は窒化ケイ素膜で５ｏｏＸ形成しており、
１７は７オトレジスト膜で１．５μｍ形成している。フ
ォトレジスト膜１７は段差部でも平坦になるような条件
で形成しているので、開口部１３上でもほとんど平坦に
なっている。

その後、フォトレジスト膜１７を窒化ケイ素膜１らの表
面が露出するまでドライエツチングする。

７オトレジスト膜１７は開口部１３上は厚く形成されて
いるのでドライエツチングが終わると開口部１３上の凹
部にのみ自己整合的に残ることになる（第１図ｂ）。

第１図Ｃにおいては、フォトレジスト膜１７をマスクに
窒化ケイ素膜１６をドライエツチングする。酸化膜１５
は窒化ケイ素［１６のドライエツチング時のストッパー
の役目をしている。それ故、窒化ケイ素膜１６とｐ　ド
ープトｐｏｌｙ　５ｉ１４（Ｄドライエツチング時の選
択比があれば酸化膜１６は特に必要ない。そして、フォ
トレジスト膜１７を除去する。

その後、残った窒化ケイ素膜１６をマスクにｌ−てｐ＋
ドープトｐ０１ｙＳｉ１４を選択酸化して酸化膜１８を
３５００人形成する。この時の選択酸化は高圧酸化法で
７５０〜ｓ　ｏ　Ｏ’Ｃの低温で行なっているので、ｐ
＋ドープトｐｏｌｙ　５ｉ１４からコレクタ１１中へは
ほとんどＢ　は拡散していかない（第１図ｄ）。

第１図ｅにおいては、酸化膜１８をマスクに窒化ケイ素
膜１６を除去し、酸化膜１５をエツチングしている。酸
化膜１８と酸化膜１５の膜厚は約１桁違うので特に問題
はない。そして、酸化膜１８をマスクにｐ＋ドープトｐ
０１ＹＳ１１４ヲエノチングして開口部１９を形成する
。このエツチング終了後酸化膜１８ばｐ＋　ドープトｐ
ｏｌｙ　Ｓｉ　１４に対してオーバーハングした状態に
なっている。

ソノ後、全面にＣＶ　Ｄ　５ｉｏ２膜２０を３００ＯＡ
形成する。そして、熱処理を９００〜１ｏ○０°Ｃで行
なう。この熱処理によりｐ＋　ドープトｐＯ１ｙＳ工１
４からコレクタ中にＢ＋が拡散されて高濃度不活性ベー
ス２１が形成される。高濃度不活性ベース２１はｐ＋　
ドープトｐｏｌｙ　Ｓｉ１４とコレクタ１１の接触部に
のみ形成されるのでｐ＋ドーグトｐｏｌｙ　５ｉ１４の
膜厚程度の広さで非常に小さくサブミクロンの領域に形
成される。実施例ではｃｖｎ法によって酸化膜２０を形
成しているが、熱酸化によって酸化膜２０を形成しても
別に構わない（第１図ｆ）。

第１図ｇにおいてはＲＩ　Ｅ　（Ｒｅａｃｔｉｖｅ　Ｉ
ｏｎＥｔｃｈｉｎｇ　）のような異方性の強いドライエ
ツチング法で酸化膜２０をエツチングしている。異方性
が強いので酸化膜２ｏは垂直にエツチングされる。それ
故、酸化膜１８及び開口部１９の底面上の酸化膜２０は
エツチングされるが、開口部１９の側面、すなわちｐ＋
ドープトｐｏｌｙ　Ｓｉ　１４の側面の酸化膜２０のみ
が自己整合的に残ることになる。窒化ケイ素膜１８はｐ
＋　ドープ）　ｐ０１７５ｉ１４に対してオーバーハン
グしているのでｐ＋ドープトｐ０１ｙＳｉ１４の側面の
酸化膜２０は非常に安定に残すことができる。

その後、酸化膜１８をマスクにＢ＋をイオン注入して低
譲度活性ベース２２を形成する。そして、開口部１９上
にノンドープトｐｏｌｙ　Ｓｉ２３を３０００人形成し
て、ｐｏｌｙ　Ｓｉ２３中にＡｓをイオン注入し、熱処
理によりエミッタ２４を形成してバイポーラトランジス
タが完成する。

このように、コレクタ領域上に開口部を形成した後、７
オトレジスト膜を利用した平坦化技術、異方性の強い垂
直なドライエツチング技術等を用いることによって、１
回のマスク合わせて低濃度活性ベース領域と高濃度不活
性ベースを非常例隣接し、かつ高濃度不活性ベースを狭
く形成できるので、ベース抵抗及びベース、コレクタ間
容量を非常に小さくすることが可能となり、非常に高密
度・高速な素子を作ることができる 発明の効果 以上述べてきたように本発明は１回のマスク合せてコレ
クタ領域上に開口部を形成した後、ｐ＋ドープトｐｏｌ
ｙ　Ｓｉ、窒化ケイ素膜を形成し、平坦化技術を用いて
開口部上にのみフォトレジスト膜を残すことにより、開
口部以外のｐ＋　ドープトｐｏｌｙ　Ｓｉを自己整合的
に選択酸化することができ、選択酸化により形成された
酸化膜をマスクに再び開口部を形成し、異方性の強いド
ライエツチング技術で開口部の側面にのみ自己整合的に
酸化膜を残すことができる。それ故、高濃度不活性ベー
ス領域及びエミッタとベース・コンタクトまでの距離を
サブミクロンのオーダーで加工することができ、ベース
抵抗及びベース・コレクタ間容量全極力小さくすること
が可能となり、非常に高密度で高速なバイポーラトラン
ジスタを実現することができる。よって、本発明は非常
に高密度で高速化を図った半導体装置の製造方法に犬き
く寄与し、また工業的にも非常に価値の高いものである
。

【図面の簡単な説明】

第１図ａ　−ｈは本発明の一実施例にかかる半導体装置
の要部製造工程断面図、第２図は従来のバイポーラトラ
ンジスタの要部構造断面図である。 １３．１９・・・・・・開口部、１４・・・・・・ｐ＋
ドープトｐｏｌｙ　Ｓｉ、１６・・・・・・窒化ケイ素
膜、１７・・・・・・フォトレジスト膜、１８．２０・
・・・・・酸化膜、２１・・・・・・高濃度不活性ペー
ス、２２・・・・・・低濃度活性ベース、２４・・・・
・・エミッタ。

Claims (1)

【特許請求の範囲】
1. 一方導電型半導体領域上に、第１の絶縁膜を形成し前記
   第１の絶縁膜の所定領域をエッチングして第１の開口部
   を形成する工程と、前記第１の開口部上に導電性物質及
   び耐酸化性膜を形成し、前記第１の開口部上にのみフォ
   トレジスト膜を形成する工程と、前記フォトレジスト膜
   をマスクに前記耐酸化性膜をエッチングする工程と、前
   記残耐酸化性膜をマスクに前記導電性物質を所定量酸化
   して第２の絶縁膜を形成する工程と、前記第２の絶縁膜
   をマスクに前記残耐化性膜及び導電性物質をエッチング
   して第２の開口部を形成する工程と、前記第２の開口部
   の側面にのみ第３の絶縁膜を形成する工程と、前記第２
   、第３の絶縁膜をマスクに他方導電型半導体層及び一方
   導電型半導体層を形成する工程とを備えたことを特徴と
   する半導体装置の製造方法。