JPS62152244A - 通信制御方式 - Google Patents
通信制御方式Info
- Publication number
- JPS62152244A JPS62152244A JP60292098A JP29209885A JPS62152244A JP S62152244 A JPS62152244 A JP S62152244A JP 60292098 A JP60292098 A JP 60292098A JP 29209885 A JP29209885 A JP 29209885A JP S62152244 A JPS62152244 A JP S62152244A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- communication control
- control unit
- buffer memory
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Small-Scale Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、判断処理機能を有する主制御部により、相手
側とのデータ送受信を行なう通信制御方式に関するもの
である。
側とのデータ送受信を行なう通信制御方式に関するもの
である。
ビル管理制御装置、プロセス制御部！＃においては、分
散して配置された各機器間を伝送路により接続し、互に
データの送受信を行ないながら各機器が所定の制御を行
なうものとなっており、各機器には、局部的な制御上の
判断およびデータ送受信の制御を行なうため、判断処理
機能を有する主制御部が設けてるり、データ送受信は、
伝送路と主制御部との間へ設けた判断処理機能を備えな
い通信用のインターフェイスを介し、主制御部の制御に
より行なうものとなっている。
散して配置された各機器間を伝送路により接続し、互に
データの送受信を行ないながら各機器が所定の制御を行
なうものとなっており、各機器には、局部的な制御上の
判断およびデータ送受信の制御を行なうため、判断処理
機能を有する主制御部が設けてるり、データ送受信は、
伝送路と主制御部との間へ設けた判断処理機能を備えな
い通信用のインターフェイスを介し、主制御部の制御に
より行なうものとなっている。
しかし、主制御装置をマイクロプロセッサ等のプロセッ
サにより構成する場合、主制御装置がデータ送受信の通
信與ｊ＃まで行なうため、相手側の呼出および応答確認
等の通信手順を含むプログラムを必要とし、これの実行
により稼働負荷が増大すると共に、受信データの筺が犬
となるときはプロセッサによる処理速度との関係上、大
容量のバッファメモリを別途に設けねばならず、構成が
複雑化し、読価となる問題を生じている。
サにより構成する場合、主制御装置がデータ送受信の通
信與ｊ＃まで行なうため、相手側の呼出および応答確認
等の通信手順を含むプログラムを必要とし、これの実行
により稼働負荷が増大すると共に、受信データの筺が犬
となるときはプロセッサによる処理速度との関係上、大
容量のバッファメモリを別途に設けねばならず、構成が
複雑化し、読価となる問題を生じている。
〔問題点を解決するだめの手段」
前述の問題を解決するため、本発明はつぎの手段により
構成するものとなっている。
構成するものとなっている。
すなわち、伝送路へ接続された通信制御部と、この通信
制御部を介して相手側とデータの送受信を行なう主制御
部とを備えると共に、この主制御部へ受信データを蓄積
する第１の受信バッファメモリを設け、通信制御部へ受
信データをＳ積する第２の受信バッファメモリを設け、
かつ、主制御部および通信制御部の共用メモリを設け、
第１の受信バッファメモリが満杯になったとき主制御装
置が共用メモリへ受信保留フラグをセットし、この受信
保留フラグに応じて通信制御部が第２の受信バッファメ
モリへ受信データを蓄積し、この第２の受信バッファメ
モリも満杯になれば通信制御部が相手側に対し送信を中
止させる送信保留信号を送信し、第１の受信バッファメ
モリが満杯でなくなれば主制御部が通信制御部へ割込信
号を送出し、この割込信号に応じて通信制御部が第２の
受信バッファメモリの内容を第１の受信バッファメモリ
へ転送するものとしている。
制御部を介して相手側とデータの送受信を行なう主制御
部とを備えると共に、この主制御部へ受信データを蓄積
する第１の受信バッファメモリを設け、通信制御部へ受
信データをＳ積する第２の受信バッファメモリを設け、
かつ、主制御部および通信制御部の共用メモリを設け、
第１の受信バッファメモリが満杯になったとき主制御装
置が共用メモリへ受信保留フラグをセットし、この受信
保留フラグに応じて通信制御部が第２の受信バッファメ
モリへ受信データを蓄積し、この第２の受信バッファメ
モリも満杯になれば通信制御部が相手側に対し送信を中
止させる送信保留信号を送信し、第１の受信バッファメ
モリが満杯でなくなれば主制御部が通信制御部へ割込信
号を送出し、この割込信号に応じて通信制御部が第２の
受信バッファメモリの内容を第１の受信バッファメモリ
へ転送するものとしている。
したがって、主制御部のほかに備えた通信制御部が通信
上の各制御部を行なうと共に、両制御部へ受信用のバッ
ファメモリが分散され、特に別途のバッファメモリを設
けることが不要となり、第１および第２の受信バッファ
メモリが共に満杯となれば、相手側に対し送信保留信号
の送信がなされ、これによって相手側が送信を中断する
ため、より以上の受信データが到来しなくなる。
上の各制御部を行なうと共に、両制御部へ受信用のバッ
ファメモリが分散され、特に別途のバッファメモリを設
けることが不要となり、第１および第２の受信バッファ
メモリが共に満杯となれば、相手側に対し送信保留信号
の送信がなされ、これによって相手側が送信を中断する
ため、より以上の受信データが到来しなくなる。
また、主制御装置の受信バッファメモリが満杯でなくな
れば、割込信号の送出に応じ、通信制御部の受信バッフ
ァメモリから受信データが直ちに転送され、主制御＠置
の受信データ処理が速やかにかつ円滑に行なわれる。
れば、割込信号の送出に応じ、通信制御部の受信バッフ
ァメモリから受信データが直ちに転送され、主制御＠置
の受信データ処理が速やかにかつ円滑に行なわれる。
以下、実姉例を示す図によって本発明の詳細な説明する
。
。
第１図は構成を示すブロック図であり、マイクロプロセ
ッサ等のプロセッサ（以下、ＣＰＵ）およびメモリ等か
らなる主制御部（以下、ＭＣＴ）１１には、メモリ中の
特定エリアを用いた第１の受信バッファメモリ（以下、
ＲＢＭｌ １１が設けてあり、伝送路２と接続されたＭ
ＣＴ’ｌ 、と同様な通信制御部（以下、ＣＣＴ３１に
は、メモリ中の各々特定エリアを用い第２のＲＢＭ３１
．および送信バッファメモリ（以下、８８Ｍ３２＋が設
けであるう また、ＭＣＴ１ 、 とＣＣＴ３□ との共用メモリ
（以下、ＣＭＭ）４１が設けてろり、これに対してはＭ
ＣＴ１゜とＣＣＴ３□ との双方から７ラグのセットお
よびリセットが可能となっており、これらによって通信
装置（以下、ｃＥ）５□が構成されている。
ッサ等のプロセッサ（以下、ＣＰＵ）およびメモリ等か
らなる主制御部（以下、ＭＣＴ）１１には、メモリ中の
特定エリアを用いた第１の受信バッファメモリ（以下、
ＲＢＭｌ １１が設けてあり、伝送路２と接続されたＭ
ＣＴ’ｌ 、と同様な通信制御部（以下、ＣＣＴ３１に
は、メモリ中の各々特定エリアを用い第２のＲＢＭ３１
．および送信バッファメモリ（以下、８８Ｍ３２＋が設
けであるう また、ＭＣＴ１ 、 とＣＣＴ３□ との共用メモリ
（以下、ＣＭＭ）４１が設けてろり、これに対してはＭ
ＣＴ１゜とＣＣＴ３□ との双方から７ラグのセットお
よびリセットが可能となっており、これらによって通信
装置（以下、ｃＥ）５□が構成されている。
一方、ｃＥ５２も同様にＭＣＴ１□、 ＣＣＴ３□、
ＣＭＭ４□により構成され、ＭＣＴ １□にはＲＢＭｉ
１□、 ＣＣＴ３□にはＲＢＭ３１□およびＳＢＭ３
２．が各々前述と同様に設けてあり、ＭＣＴ１□、１２
は、各々ＣＣＴ３□、３２を介し相手側とのデータ送受
信を行ない、図上省略した各種センサまたはスイッチ等
からの入力データ送信入力データにおよび受信データに
基づく制御上の判断を行なうと共に、図上省略した制御
対象機器に対する出力データの送出等を行なうものとな
っている。
ＣＭＭ４□により構成され、ＭＣＴ １□にはＲＢＭｉ
１□、 ＣＣＴ３□にはＲＢＭ３１□およびＳＢＭ３
２．が各々前述と同様に設けてあり、ＭＣＴ１□、１２
は、各々ＣＣＴ３□、３２を介し相手側とのデータ送受
信を行ない、図上省略した各種センサまたはスイッチ等
からの入力データ送信入力データにおよび受信データに
基づく制御上の判断を行なうと共に、図上省略した制御
対象機器に対する出力データの送出等を行なうものとな
っている。
なお 伝送路２には、状況に応じより多数のｃＥ５が接
続され、各々が必要にしたがって相互間の通信を行ない
、あるいは、いずれかソ他のすべてに対して同一内容の
送信を行ない、これらによって全般的に統制のめる制御
が行なわれる。
続され、各々が必要にしたがって相互間の通信を行ない
、あるいは、いずれかソ他のすべてに対して同一内容の
送信を行ない、これらによって全般的に統制のめる制御
が行なわれる。
また、ＭＣＴ１□、１２は、ＣＣＴ３ 、＋ ３２から
与えられる受信データをＲＢＭｌ １□、１１□へ一旦
蓄積し、これの内容を逐次ｃｐｔｒにより解読して使用
すると共に、送信データは０ＣＴ３１ ＋ ３２へ送出
し、これをＣＣＴ３、。
与えられる受信データをＲＢＭｌ １□、１１□へ一旦
蓄積し、これの内容を逐次ｃｐｔｒにより解読して使用
すると共に、送信データは０ＣＴ３１ ＋ ３２へ送出
し、これをＣＣＴ３、。
３２がＳＢＭ３２．．３２２へ一旦蓄積してから伝送路
２へ送信するものとなっており、ＲＢＭ１１４．１１□
が受信データにより満杯となれば、ＣＣＴ３０，３．ｌ
がＲＢＭ３１０，３１２ への受信データ蓄積を行な
う一方、ＳＢＭ３２０．３２２が満杯となれば、ＭＣＴ
１０，１２に対し送信動作の保留を指令するものとなっ
ており、これらのＭＣＴｌ□、１２とＣＣＴ３１，３２
との間の情報授受は、ＣＭＭ４１ ＋ ４２ヘセツトさ
れるフラグにより行なうものとなっている。
２へ送信するものとなっており、ＲＢＭ１１４．１１□
が受信データにより満杯となれば、ＣＣＴ３０，３．ｌ
がＲＢＭ３１０，３１２ への受信データ蓄積を行な
う一方、ＳＢＭ３２０．３２２が満杯となれば、ＭＣＴ
１０，１２に対し送信動作の保留を指令するものとなっ
ており、これらのＭＣＴｌ□、１２とＣＣＴ３１，３２
との間の情報授受は、ＣＭＭ４１ ＋ ４２ヘセツトさ
れるフラグにより行なうものとなっている。
第２図は、ＭＣＴ １のＣＰＵによる制御状況のフロー
チャートであり、「ＲＢＭチェック」１０１により、こ
れの受信データ蓄積状況をチェックし、［ＲＢＭ満杯？
Ｊ １０２を判断し、これがＹ（ＹＥＳ ）であれば
「ＣＭＭへ受信保留フラグ・セット」１０３を行ない、
ステップ１０２がＮ（Ｎｏ）のときは、ＣＭＭ４の［受
信保留フラグ・セット？ Ｊ １１１をチェックし、こ
れがＹでろればｒ ＣＭＭの受信保留フラグ・リセッ）
Ｊ １１２を行なってから、「ＣＣＴへ割込信号送出
」１１３によυ、ＣＣＴ３の割込入力ＩＮＴへ割込信号
を送出する。
チャートであり、「ＲＢＭチェック」１０１により、こ
れの受信データ蓄積状況をチェックし、［ＲＢＭ満杯？
Ｊ １０２を判断し、これがＹ（ＹＥＳ ）であれば
「ＣＭＭへ受信保留フラグ・セット」１０３を行ない、
ステップ１０２がＮ（Ｎｏ）のときは、ＣＭＭ４の［受
信保留フラグ・セット？ Ｊ １１１をチェックし、こ
れがＹでろればｒ ＣＭＭの受信保留フラグ・リセッ）
Ｊ １１２を行なってから、「ＣＣＴへ割込信号送出
」１１３によυ、ＣＣＴ３の割込入力ＩＮＴへ割込信号
を送出する。
ついで、後述の条件によりセットされるｒ ＣＭＭの送
信保留フラグ・チェック」１２１を行ない、「送信保留
フラグ・セット？ Ｊ １２２を判断し、これがＹであ
れば「送信中止」１２３により、ＣＣＴ３への送信デー
タ送出を一時停止するのに対し、ステップ１２２がＮの
ときは［−送信許容」１２４により、必要に応じて送信
データをＣＣＴ３へ送出し、制御演算等の他のルーチン
を介してステップ１０１以降を反復する。
信保留フラグ・チェック」１２１を行ない、「送信保留
フラグ・セット？ Ｊ １２２を判断し、これがＹであ
れば「送信中止」１２３により、ＣＣＴ３への送信デー
タ送出を一時停止するのに対し、ステップ１２２がＮの
ときは［−送信許容」１２４により、必要に応じて送信
データをＣＣＴ３へ送出し、制御演算等の他のルーチン
を介してステップ１０１以降を反復する。
第３図は、ＣＣＴ３のＣＰＵによる制御状況のフローチ
ャートであり、ＭＣＴ１からの［送信データあり？ Ｊ
２０１を判断し、これがＹであれば「送信データをＳ
ＢＭへ蓄積」２０２を行ない、「ＳＢＭ満杯？」２０３
をチェックし、これがＹＫなると「ＣＭへ送信保留フラ
グ・セット」２１１を第２図のステップ１２１と対応し
て行なう。
ャートであり、ＭＣＴ１からの［送信データあり？ Ｊ
２０１を判断し、これがＹであれば「送信データをＳ
ＢＭへ蓄積」２０２を行ない、「ＳＢＭ満杯？」２０３
をチェックし、これがＹＫなると「ＣＭへ送信保留フラ
グ・セット」２１１を第２図のステップ１２１と対応し
て行なう。
ついで、伝送路２からの自己宛［受信データろり？ ｊ
２２１を判断し、これのＹに応じて受信データの内容
が［送信保留指令？ Ｊ ２２２を判断のうえ、これが
ＹのときはＣＣＴＳ中のメモリへ「送信保留フラグ・七
ツ） Ｊ ２２３を行なうのに対し、ステップ２２２の
Ｎに応じて同様に「送信許容指令？」２３１を判断し、
これがＹであればステップ２２３と対応する「送信保留
フラグ・リセット」２３２を行なう。
２２１を判断し、これのＹに応じて受信データの内容
が［送信保留指令？ Ｊ ２２２を判断のうえ、これが
ＹのときはＣＣＴＳ中のメモリへ「送信保留フラグ・七
ツ） Ｊ ２２３を行なうのに対し、ステップ２２２の
Ｎに応じて同様に「送信許容指令？」２３１を判断し、
これがＹであればステップ２２３と対応する「送信保留
フラグ・リセット」２３２を行なう。
したがって、ステップ２２３によってＣＣＴ３が送信を
中止する一方、ステップ２３２ ＫよってはＣＣＴ３に
よる送信の再開が可能となる。
中止する一方、ステップ２３２ ＫよってはＣＣＴ３に
よる送信の再開が可能となる。
また、ステップ２３１もＮのときは、第２図のステップ
１０３と対応してｌ−ＣＭＭの受信保留フラグ・チェッ
ク」２４１を行ない、［受信保留フラグ・セット？ Ｊ
２４２を判断し、これがＹでろればＭＣＴｌのＲＢＭ
Ｉ １ が満杯のため、「受信データをＲＢＭへ蓄積」
２５１により、ＲＢＭ３１ へ蓄積し、これが「ＲＢＭ
／１４杯？ Ｊ ２５２のＹとなれば、ステップ２２２
と対応する１送信保留指令・送信」２５３を相手側に対
して行ない、ＣＣＴ３中のメモリへ「送信保留指令・送
信済フラグ・セラ） Ｊ ２５４を行なう。
１０３と対応してｌ−ＣＭＭの受信保留フラグ・チェッ
ク」２４１を行ない、［受信保留フラグ・セット？ Ｊ
２４２を判断し、これがＹでろればＭＣＴｌのＲＢＭ
Ｉ １ が満杯のため、「受信データをＲＢＭへ蓄積」
２５１により、ＲＢＭ３１ へ蓄積し、これが「ＲＢＭ
／１４杯？ Ｊ ２５２のＹとなれば、ステップ２２２
と対応する１送信保留指令・送信」２５３を相手側に対
して行ない、ＣＣＴ３中のメモリへ「送信保留指令・送
信済フラグ・セラ） Ｊ ２５４を行なう。
一方、ステップ２４２のＮに応じては、「ＲＢＭから受
信データ送出」２６１により、ＭＣＴ１へ受信データの
転送を行ない、ステップ２５４とズづ応じて「送信保留
指令・送信済フラグ・セット？ Ｊ ２６２をチェック
し、これがＹであれば、ステップ２３１と対応する［送
信許容指令・送信」２６３を相手側へ行ない、ステップ
２５４と対応して１°送信保留指令・送信済フラグ・リ
セット」２６４を行なってから、送受信制御等の他のル
ーチンを介しステップ２０１以降を反復する。
信データ送出」２６１により、ＭＣＴ１へ受信データの
転送を行ない、ステップ２５４とズづ応じて「送信保留
指令・送信済フラグ・セット？ Ｊ ２６２をチェック
し、これがＹであれば、ステップ２３１と対応する［送
信許容指令・送信」２６３を相手側へ行ない、ステップ
２５４と対応して１°送信保留指令・送信済フラグ・リ
セット」２６４を行なってから、送受信制御等の他のル
ーチンを介しステップ２０１以降を反復する。
第４図は、第２図のステップ１１３に応するＣＣＴ３の
ＣＰＵによる割込動作のフローチャートであり、［割込
信号あり？ Ｊ ３０１がＹ、！：なれば、ｌ−ＲＢＭ
から受信データ送出」３１１により、ＭＣＴ１に対し受
信データの転送を行なう。
ＣＰＵによる割込動作のフローチャートであり、［割込
信号あり？ Ｊ ３０１がＹ、！：なれば、ｌ−ＲＢＭ
から受信データ送出」３１１により、ＭＣＴ１に対し受
信データの転送を行なう。
したがって、ＭＣＴ１のＲＢＭｌ １ が満杯でなく
なれば、ＣＣＴ３のＲＢＭ３１ から受信データの転送
が行われ、ＭＣＴ１のＣＰＵによる受信データの処理が
連続的に行なわれ、受信データに対する応動が円滑かつ
速やかに実行てれる。
なれば、ＣＣＴ３のＲＢＭ３１ から受信データの転送
が行われ、ＭＣＴ１のＣＰＵによる受信データの処理が
連続的に行なわれ、受信データに対する応動が円滑かつ
速やかに実行てれる。
また、ＭＣＴ１のＲ’ＢＭ１１ が満杯となれば、Ｃ
ＭＭ４の受信保留フラグ・セットにより、ＣＣＴ３がＲ
ＢＭ３１ヘ受信データを蓄積するため、受信を継続して
行なえるものとなシ、受信不能を極力回避することがで
きると共に、ＲＢＭ３１ も満杯となれば、相手側へ
送信保留指令が送信され、これに応じて相手側が送信を
中断するものとなり、無効な送信が阻止される。
ＭＭ４の受信保留フラグ・セットにより、ＣＣＴ３がＲ
ＢＭ３１ヘ受信データを蓄積するため、受信を継続して
行なえるものとなシ、受信不能を極力回避することがで
きると共に、ＲＢＭ３１ も満杯となれば、相手側へ
送信保留指令が送信され、これに応じて相手側が送信を
中断するものとなり、無効な送信が阻止される。
一方、ＣＣＴ３の８８Ｍ３２が満杯となれば、ＣＭＭ４
への送信保留フラグ・セットにより、ＭＣＴ１が送信デ
ータの送出を中止するため、ＭＣＴ１からの無効な送信
データの送出が阻止される。
への送信保留フラグ・セットにより、ＭＣＴ１が送信デ
ータの送出を中止するため、ＭＣＴ１からの無効な送信
データの送出が阻止される。
第５図は、Ｃε５が３台以上伝送路２へ接続され。
伝送路２を共通に用いると共に、いずれか送信権を取得
したもの＼みが送信を行ない、これにしたがって特定の
相手側との通信を開始し、通信の終了に応じて送信権引
継信号を送信し、これを受信した他のＣε５が送信権を
取得する動作を各ＣＥ５が順次に行なう場合、ＣＣＴ３
のＣＰＵによる送信権取得制御の７０−チャートであり
、［送信権引継信号・受信？ Ｊ ４０１がＹとなれば
、Ｓ ８Ｍ３２中の［送信データ６Ｄ？Ｊ４０２をチェ
ックし、これがＹのときは、第３図のステップ２２３に
よる［送信保留フラグ・セット？ Ｊ ４１１をチェッ
クのうえ、これのＹまたはステップ４０２のＮに応じて
「送信権取得せず」４１２により、受信状態を維持する
。
したもの＼みが送信を行ない、これにしたがって特定の
相手側との通信を開始し、通信の終了に応じて送信権引
継信号を送信し、これを受信した他のＣε５が送信権を
取得する動作を各ＣＥ５が順次に行なう場合、ＣＣＴ３
のＣＰＵによる送信権取得制御の７０−チャートであり
、［送信権引継信号・受信？ Ｊ ４０１がＹとなれば
、Ｓ ８Ｍ３２中の［送信データ６Ｄ？Ｊ４０２をチェ
ックし、これがＹのときは、第３図のステップ２２３に
よる［送信保留フラグ・セット？ Ｊ ４１１をチェッ
クのうえ、これのＹまたはステップ４０２のＮに応じて
「送信権取得せず」４１２により、受信状態を維持する
。
これに対し、ステップ４１１がＮであれば、前述のとお
り「送信権取得」４２１を行ない、ついで「データ送信
」４２２を行ない、「ＳＢＭ満杯？ Ｊ ４２３をチェ
ックし、これがＮのときは第３図のステップ２１２と同
じ（「ＣＭＭの送信保留フラグ・リセッ） Ｊ ４２４
を行ない、第３図および他のルーチンを介しステップ４
０１以降を反復する。
り「送信権取得」４２１を行ない、ついで「データ送信
」４２２を行ない、「ＳＢＭ満杯？ Ｊ ４２３をチェ
ックし、これがＮのときは第３図のステップ２１２と同
じ（「ＣＭＭの送信保留フラグ・リセッ） Ｊ ４２４
を行ない、第３図および他のルーチンを介しステップ４
０１以降を反復する。
したがって、第３図のステップ２３１により送信許容指
令が受信されない限り、送信権を取得せず受信状態を維
持するため、この間に他のＣε５による通信が行なわれ
、伝送路２の運用効率が向上する。
令が受信されない限り、送信権を取得せず受信状態を維
持するため、この間に他のＣε５による通信が行なわれ
、伝送路２の運用効率が向上する。
第６図は、第３図と同様であるが、送信許容指令の送受
信を省略し、かつ、送信保留指令の確実化を図った他の
実抱例を示すフローチャートであり、［送信データあ、
り ？ Ｊ ５０１乃至［ＣＭＭへ送信保留フラグ・セ
ラ） Ｊ ５１１、および、［受信データろり？Ｊ５２
１、［送信保留指令？Ｊ５２２ｔでは第３図と同一であ
るのに対し、ステップ５２２がＹでめればＣＣＴ３のＣ
ＰＵ中へ構成した「送信保留タイマー・プリセット」５
２３により、これをスタートさせてから、ステップ２２
３と同じく「送信保留フラグ・セット」５２４を行なう
。
信を省略し、かつ、送信保留指令の確実化を図った他の
実抱例を示すフローチャートであり、［送信データあ、
り ？ Ｊ ５０１乃至［ＣＭＭへ送信保留フラグ・セ
ラ） Ｊ ５１１、および、［受信データろり？Ｊ５２
１、［送信保留指令？Ｊ５２２ｔでは第３図と同一であ
るのに対し、ステップ５２２がＹでめればＣＣＴ３のＣ
ＰＵ中へ構成した「送信保留タイマー・プリセット」５
２３により、これをスタートさせてから、ステップ２２
３と同じく「送信保留フラグ・セット」５２４を行なう
。
また、ステップ５２２のＮに応じては、ステップ２４１
、２４２と同じ＜ｒＣＭＭの受信保留フラグ・チェッ
ク」５３１および「受信保留フラグ・セット？」５３２
の判断を行ない、ステップ５３２がＹのときはステップ
２５１．２５２と同じく「受信データをＲＢＭへ蓄積」
５４１およびｒ ＲＢＭ満杯？ Ｊ ５４２の判断を行
ない、これがＹでろれば、ステップ２６２と同じく［送
信保留指令・送信済フラグ・セラ） ？ Ｊ ５４３を
チェックし、これのＮに応じて１再送信タイマー・プリ
セット」５５１により、ステップ５２３と同保１ｃｃｐ
ｕによる再送信タイマー・プリセットをスタートさせ、
［送信保留指令・送信］５５２および［送信゛保留指令
・送信済フラグ・セラ） Ｊ ５５３をステップ２５３
、２５４と同じく行なう。
、２４２と同じ＜ｒＣＭＭの受信保留フラグ・チェッ
ク」５３１および「受信保留フラグ・セット？」５３２
の判断を行ない、ステップ５３２がＹのときはステップ
２５１．２５２と同じく「受信データをＲＢＭへ蓄積」
５４１およびｒ ＲＢＭ満杯？ Ｊ ５４２の判断を行
ない、これがＹでろれば、ステップ２６２と同じく［送
信保留指令・送信済フラグ・セラ） ？ Ｊ ５４３を
チェックし、これのＮに応じて１再送信タイマー・プリ
セット」５５１により、ステップ５２３と同保１ｃｃｐ
ｕによる再送信タイマー・プリセットをスタートさせ、
［送信保留指令・送信］５５２および［送信゛保留指令
・送信済フラグ・セラ） Ｊ ５５３をステップ２５３
、２５４と同じく行なう。
なお、ステップ５３２がＮのときは、ステップ２６１と
同じ＜「ＲＢＭから受信データ送出」５６１を行なう。
同じ＜「ＲＢＭから受信データ送出」５６１を行なう。
ついで、「送信保留タイマー・タイムアウト？」５７１
をチェックし、これがＹとなれば、ステップ５２４と対
応して「送信保留フラグ・リセット」５７２を行ない、
「再送信タイマー・タイムアウト？ Ｊ ５８１−ｉチ
ェックし、これがＹとなるのに応じてｌ’−ＲＢＭ満杯
？ Ｊ ５８２を判断し、これのＹによっては再び「再
送信タイマー・プリセット」５９１ヲステツプ５５１と
同じく行ない、ステップ５５２と同じく「送信保留指令
・送信」５９２を行なうのに対し、ステップ５８２がＮ
のときはステップ５５３と対応して１”送信保留指令・
送信済フラグ・リセット」５９３を行なう。
をチェックし、これがＹとなれば、ステップ５２４と対
応して「送信保留フラグ・リセット」５７２を行ない、
「再送信タイマー・タイムアウト？ Ｊ ５８１−ｉチ
ェックし、これがＹとなるのに応じてｌ’−ＲＢＭ満杯
？ Ｊ ５８２を判断し、これのＹによっては再び「再
送信タイマー・プリセット」５９１ヲステツプ５５１と
同じく行ない、ステップ５５２と同じく「送信保留指令
・送信」５９２を行なうのに対し、ステップ５８２がＮ
のときはステップ５５３と対応して１”送信保留指令・
送信済フラグ・リセット」５９３を行なう。
したがって、送信保留タイマーのタイムアウトに応じて
送信中止状態が自動的に解除されるため、送信許容信号
の送受信を省略することができると共に、再送信タイマ
ーのタイムアウトによりＲＢＭ３１が満杯か否かソチェ
ックされ、この結果、未だ満杯であれば送信保留指令の
送信が反復してなされるため、送信保留指令の確実化が
実現する。
送信中止状態が自動的に解除されるため、送信許容信号
の送受信を省略することができると共に、再送信タイマ
ーのタイムアウトによりＲＢＭ３１が満杯か否かソチェ
ックされ、この結果、未だ満杯であれば送信保留指令の
送信が反復してなされるため、送信保留指令の確実化が
実現する。
また、ＲＢＭＩ １ 、３１をＭＣＴｌおよびＣＣＴ３
へ各個に設けた＼め、別途にバッファメモリを設ける必
要性が排除されると共に、ＣＣＴ３は通信専用であり、
メモリの容量中相当の範囲をＲＢＭ３１ へ充当するこ
とが自在となる。
へ各個に設けた＼め、別途にバッファメモリを設ける必
要性が排除されると共に、ＣＣＴ３は通信専用であり、
メモリの容量中相当の範囲をＲＢＭ３１ へ充当するこ
とが自在となる。
なお、ＭＣＴ１のＲＢＭｌ １が満杯でなくなれば、割
込信号の送出に応じてＣＣＴ３のＲＢＭ３１ から直ち
に受信データが転送され、ＭＣＴ１のＣＰＵによる受信
データの処理が中断せず、受信データに対するＭＣＴ１
の応動が速やかになると共に、ＭＣＴ １は通信に関す
る制御を行なう必要がなく、稼働負荷が減少し、制御状
況をより高速かつ広範囲なものとすることができる。
込信号の送出に応じてＣＣＴ３のＲＢＭ３１ から直ち
に受信データが転送され、ＭＣＴ１のＣＰＵによる受信
データの処理が中断せず、受信データに対するＭＣＴ１
の応動が速やかになると共に、ＭＣＴ １は通信に関す
る制御を行なう必要がなく、稼働負荷が減少し、制御状
況をより高速かつ広範囲なものとすることができる。
たｙし、ＣＭＭ４は、ＭＣＴ１またはＣＣＴ３のメモリ
を用い、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃ
ｅｓｓ、）により共用化してもよく、ＲＢＭｌｌ、３１
、ＳＢＭ３２、ＣＭＭ４としてレジスタ等を適用しても
よい。
を用い、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃ
ｅｓｓ、）により共用化してもよく、ＲＢＭｌｌ、３１
、ＳＢＭ３２、ＣＭＭ４としてレジスタ等を適用しても
よい。
また、第２図乃至第６図においては、条件に応じてステ
ップを入替え、またけ、同等の他のものと置換し、ある
いは、不要なものを省略してもよい等、種々の変形が自
在である。
ップを入替え、またけ、同等の他のものと置換し、ある
いは、不要なものを省略してもよい等、種々の変形が自
在である。
以上の説明により明らかなとおり本発明によれば、ＭＣ
Ｔの稼働負荷が減少すると共に、受信データ用のバッフ
ァメモリを別途に設ける必要がなく、ＭＣＴの制御機能
向上および全般的な構成の簡略化が実現し、かつ、ＭＣ
ＴのＲＢＭに対するＣＣＴのＲＢＭからの受信データ転
送が必要に応じて直ちに行なわれ、受信データの処理お
よびこれに対するＭＣＴの応動が速やかとなυ、各種用
途のデータ通信制御において顕著な効果が得られる。
Ｔの稼働負荷が減少すると共に、受信データ用のバッフ
ァメモリを別途に設ける必要がなく、ＭＣＴの制御機能
向上および全般的な構成の簡略化が実現し、かつ、ＭＣ
ＴのＲＢＭに対するＣＣＴのＲＢＭからの受信データ転
送が必要に応じて直ちに行なわれ、受信データの処理お
よびこれに対するＭＣＴの応動が速やかとなυ、各種用
途のデータ通信制御において顕著な効果が得られる。
図は本発明の実施例を示し、第１図は構成を示すブロッ
ク図、第２図はＭＣＴのＣＰＵによる制御状況のフロー
チャート、第３図乃至第５図はＯＣＴのＣＰＵによる制
御状況のフローチャート、第６図は第３図と対応する他
の実施例を示すフ［コーチヤードでるる。 ・・・・ＣＭＭ （共用メモリ）、５１．５２・・・・
ｃＥ（通信装置）、１１１，１１２，３１１＋３１２・
・・・ＲＢＭ（受信バッファメモリ）、３２□、３２２
・・・・ＳＢＭ（送信バッファメモリ）、ＩＮＴ・・・
・割込入力。 特許出願人 山武ハネウェル株式会社代理人 山川数
便（ｔセ・２名） 第１図 第２図 第４図
ク図、第２図はＭＣＴのＣＰＵによる制御状況のフロー
チャート、第３図乃至第５図はＯＣＴのＣＰＵによる制
御状況のフローチャート、第６図は第３図と対応する他
の実施例を示すフ［コーチヤードでるる。 ・・・・ＣＭＭ （共用メモリ）、５１．５２・・・・
ｃＥ（通信装置）、１１１，１１２，３１１＋３１２・
・・・ＲＢＭ（受信バッファメモリ）、３２□、３２２
・・・・ＳＢＭ（送信バッファメモリ）、ＩＮＴ・・・
・割込入力。 特許出願人 山武ハネウェル株式会社代理人 山川数
便（ｔセ・２名） 第１図 第２図 第４図
Claims (1)
- 伝送路へ接続された通信制御部と、該通信制御部を介し
て相手側とデータの送受信を行なう主制御部とを備える
と共に、該主制御部へ受信データを蓄積する第１の受信
バッファメモリを設け、前記通信制御部へ前記受信デー
タを蓄積する第２の受信バッファメモリを設け、かつ、
前記主制御部および通信制御部の共用メモリを設け、前
記第１の受信バッファメモリが満杯になったとき前記主
制御装置が共用メモリへ受信保留フラグをセットし、該
受信保留フラグに応じて前記通信制御部が第２の受信バ
ッファメモリへ前記受信データを蓄積し、該第２の受信
バッファメモリも満杯になれば前記通信制御部が相手側
に対し送信を中止させる送信保留信号を送信し、前記第
１の受信バッファメモリが満杯でなくなれば前記主制御
部が通信制御部へ割込信号を送出し、該割込信号に応じ
て前記通信制御部が第２の受信バッファメモリの内容を
前記第１の受信バッファメモリへ転送することを特徴と
した通信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60292098A JPS62152244A (ja) | 1985-12-26 | 1985-12-26 | 通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60292098A JPS62152244A (ja) | 1985-12-26 | 1985-12-26 | 通信制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62152244A true JPS62152244A (ja) | 1987-07-07 |
| JPH0377700B2 JPH0377700B2 (ja) | 1991-12-11 |
Family
ID=17777517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60292098A Granted JPS62152244A (ja) | 1985-12-26 | 1985-12-26 | 通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152244A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5462743A (en) * | 1977-10-28 | 1979-05-21 | Toshiba Corp | Communication control system |
| JPS58170254A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | デ−タ受信制御方式 |
| JPS5955528A (ja) * | 1982-09-24 | 1984-03-30 | Fujitsu Ltd | デ−タ転送方式 |
| JPS59197934A (ja) * | 1983-04-22 | 1984-11-09 | Tokyo Electric Co Ltd | 受信デ−タ処理方法 |
| JPS60112370A (ja) * | 1983-11-22 | 1985-06-18 | Nec Corp | 冗長度を抑圧したファクシミリ信号の受信方式 |
-
1985
- 1985-12-26 JP JP60292098A patent/JPS62152244A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5462743A (en) * | 1977-10-28 | 1979-05-21 | Toshiba Corp | Communication control system |
| JPS58170254A (ja) * | 1982-03-31 | 1983-10-06 | Fujitsu Ltd | デ−タ受信制御方式 |
| JPS5955528A (ja) * | 1982-09-24 | 1984-03-30 | Fujitsu Ltd | デ−タ転送方式 |
| JPS59197934A (ja) * | 1983-04-22 | 1984-11-09 | Tokyo Electric Co Ltd | 受信デ−タ処理方法 |
| JPS60112370A (ja) * | 1983-11-22 | 1985-06-18 | Nec Corp | 冗長度を抑圧したファクシミリ信号の受信方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377700B2 (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4543627A (en) | Internal communication arrangement for a multiprocessor system | |
| EP0502214B1 (en) | Message control method for data communication system | |
| JPH03189752A (ja) | データ処理システム | |
| JPS62152244A (ja) | 通信制御方式 | |
| US5432910A (en) | Coupling apparatus and method for increasing the connection capability of a communication system | |
| JPS6163141A (ja) | 通信制御方式 | |
| JPH0337340B2 (ja) | ||
| JPH0418500B2 (ja) | ||
| JPS62152246A (ja) | 通信制御方式 | |
| JPS6126706B2 (ja) | ||
| JP2681273B2 (ja) | 再送表示設定制御装置 | |
| JPS6051346A (ja) | デ−タ転送方式 | |
| JPH09204396A (ja) | バスのスタック監視方式 | |
| JPS60158750A (ja) | 高速通信回線のインターフェース回路 | |
| JPH033054A (ja) | 通信データ抜け防止方法 | |
| JPH06301608A (ja) | ファイル転送管理方式 | |
| JPH0264838A (ja) | 通信制御装置 | |
| JPS63165943A (ja) | バス中継装置 | |
| JPH0440534A (ja) | 予備装置切換方式 | |
| JPS63300341A (ja) | 二重化制御回路 | |
| JPS62172453A (ja) | プログラムロ−デイング方式 | |
| JPS6358561A (ja) | 処理結果通知制御方式 | |
| JPS62213452A (ja) | 信号端末装置 | |
| JPS62103750A (ja) | 応答要求付メツセ−ジ送信方式 | |
| JPS6119057B2 (ja) |