JPS6215721A - 遅延回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は遅延回路に係り、特に、長時間の遅延を可能と
する遅延回路に関するものである。

〔従来の技術〕

従来から、遅延回路は各種電気、電子機器に広く利用さ
れているものであるが、そのほとんどがいわゆる電子回
路とマグネットリレーを組み合せた回路で構成されてい
る。従って電子回路を駆動するための直流低電圧源が必
要であり、そのためにはトランスやダイオードスタック
等の如き回路部品を必要とし、コストアンプに結びつい
ていた。

特に何時間という単位で遅延動作をさせる場合にはマイ
コンを使用した時計機能回路が必要であり、低価格商品
への応用が難かしかった。更にはマグネットリレーを使
用している場合、該マグネットリレーの駆動中は常時電
流を流し続けなければならず、従ってその間は常時電力
が消費されていた。

この場合、一つのマグネットリレーの消費電力は仮りに
微小であっても、何十万個という多数のマグネットリレ
ーの使用を考えるとその消費電力は多大となり、無視し
得ないものとなる。

従って、本発明は上記実情に鑑みてなされたもので、そ
の目的は長時間の遅延機能を有しているにもかかわらず
マイコンはもちろん、ＩＣやトランジスタ、又、トラン
ス等を必要とせず、簡単な回路構成で、消費電力も極少
の遅延回路を提供するものである。

〔問題点を解決するための手段〕

本発明に係る遅延回路は、回路を開閉する回路開閉用素
子としてバイモルフリレーを使用したものである。

〔作用〕

バイモルフリレーが、回路の開閉を遅延させる。

〔実施例〕

以下に、本発明の実施例を第１図乃至第３図に基づき説
明する。

先ず、第１図は本発明において用いられるバイモルフリ
レーＡの構成を示す。

第１図に於いて、１，１は互に対向したバイモルフ構造
の圧電素子を示す。これら圧電素子１゜１の一端は金属
等の導電性材料で作られた固定部材２に固定され、又、
他の自由端には接点３．４を有する接点板５，６が前記
バイモルフ構造の構成部材の一つである電極７，８，９
．１０，１１゜１２とは絶縁されて固着されている。

かくして、以上の構成において電極８，１１及び７．１
０，９．１２を短絡し、その間に、図示するように直流
電圧Ｅを加えると、バイモルフ構造の圧電素子ｌは、そ
の自由端が互いに接近、即ち、接点３，４が接触する方
向に歪曲し、接点３゜４は閉成する。その後、直流電圧
Ｅをとり除いても接点、）、夕はある時間だけ閉成状態
を維持する。

又、上記バイモルフリレーＡの等価回路は第２Ｐと該コ
ンデンサＣＰに並列接続された漏洩抵抗Ｆ？、Ｐと等価
である。従ってスイッチＳ１を閉じ直流電圧Ｅが加わる
とコンデンサＣＰは充電され、その結果、当該充電、即
ち上記コンデンサＣＰのエネルギーの蓄積により圧電素
子１はバイモルフ特有の歪曲現象を起こし、接点３，４
が閉成することになる。一方、スイッチＳ１を開くとコ
ンデンサＣＰに充電されている電荷は漏洩抵抗ＲＰを介
して放電され、それとともに、今まで閉成していた接点
３，４は開成する。

ところで、上記漏洩抵ＲＰは実測によれば１０”〜１０
　Ωという極めて大きな値であり、従って、前記放電に
は長時間を要し、このため、スイッチＳｌを開いてから
接点３．４が開成するまでには長い時間的遅れが生じる
ものであり、実験によれば、この時間的遅れは約４０時
間という値を得ている。一方、もし漏洩抵抗ＲＰＯ値を
小さくすれば前記遅延時間を小さくすることができる。

このため、漏洩抵抗ＲＰと並列に別抵抗を接続して、等
測的に漏洩抵抗ＲＰの値を任意に変化させることができ
る。

第３図は上記バイモルフリレーＡを用いた回路構成を示
す。

図中、Ｓは交流電源で、該交流電源Ｓには、負荷１３と
、該負荷１３に供給される電力を制御する制御回路１４
とが並列接続されている。ここで、上記負荷１３には直
列に第１図及び第２図に示した接点３．４が設けられ、
該接点３，４の開閉を一上記制御回路１４により制御す
るようになっている。

次に、上記制御回路工４の構成について説明する。

図中、Ｎｅは上記交流電源Ｓに並列接続されたネオンラ
ンプを示し、該ネオンランプＮｅにはダイオードＤｉを
介してコンデンサＣ１が並列接続されている。

又、１５は上記コンデンサＣ１に並列接続された遅延回
路で、該遅延回路１５は、互いに直列接続された抵抗Ｒ
ｉとスイッチＳ２とコンデンサＣ２とスイッチＳ３と、
上記コンデンサｃ２に並列接続され且つ上記接点３，４
を開閉させる圧電素子１と、抵抗Ｒ１，Ｒ２，Ｒ３と、
これら抵抗Ｒ１，Ｒ２，Ｒ３の内のいずれか一つの抵抗
を上記圧電素子１に並列接続させる選択スイッチｓ４と
から構成されている。

次に、第３図に基づき作用を説明する。

先ず、ネオンランプＮｅ、ダイオードＤｉ、コンデンサ
Ｃ１によってポイントＴ−Ｔ間には平滑された直流電圧
が得られる。スイッチｓ２を閉じると抵抗Ｒｉを通して
圧電素子１に直流電圧が印加され、その結果、上述した
メカニズムによって接点５，６は閉成し、負荷１３が駆
動される。次にスイッチＳ２を開くと前記メカニズムに
よって、抵抗Ｒ１によって定まる時間遅れを伴ない、閉
成している接点３，４は開成し、従って負荷１３への通
電が停止される。

この場合、選択スイッチＳ４によって抵抗Ｒ１〜Ｒ３の
いずれかを選択することによって、この遅延時間を変化
させることができる。又、スイッチＳ３を閉じコンデン
サＣ２を圧電素子１に並列接続することによって第２図
に示す等価コンデンサＣＰの容量を大きくすることがで
き、従って前記遅延時間を更らに増すことができる。即
ちコンデンサＣ２と抵抗Ｒ１〜Ｒ３の組み合せで、スイ
ッチＳ２を開いてから、接点３．４が開くまでの遅延時
間を変化できるのである。又スイッチＳ３゜Ｓ４をとも
に開成状態にして、スイッチ＄２を閉成した場合、接点
３．４が閉成し、負荷１３は駆動されるのであるが、第
２図に示すように圧電素子１は等測的にはコンデンサＣ
Ｐと極めて大きい漏洩抵抗ＲＰとから構成されるため、
スイッチＳ２を閉成した後の定常状態では、電流は殆ん
ど流れず、従って従来のマグネットリレーと比べ電力消
費はほぼ零に近いと言うことができる。

第４図はこの発明の他の実施例を示す遅延回路図である
が、第３図と基本的に異なる点は、スイッチＳ２が圧電
素子１と並列に接続されていることである。従って第４
図に示す回路では、スイッチＳ２を閉成すると接点３．
４は開成する。逆に、スイッチＳ２を開くと圧電素子１
に電圧が加わり接点３，４は閉成するのであるが、この
場合、抵抗Ｒ１を大きくしておくと、このスイッチＳ２
を開成してから、接点３．４が閉成するまでの遅延時間
を長くすることができる。

即ち第３図と第４図ではスイッチＳ２と接点３゜４との
動作関係が逆になっている。

ところで、上記発明の遅延回路１５は、負荷１３をラン
プにして、例えば家庭の階段、廊下、トイレ等の証明コ
ントローラーとして利用できるものである。即ち、前記
遅延動作機能を利用して、スイッチを切ってから所定の
時間だけ証明ランプを点灯し続けるようにして便利さや
使い勝手等を向上することができる。もちろん、負荷１
３としてランプ以外のものでもよいことは言うまでもな
い。

〔発明の効果〕

以上説明したように本発明によれば、回路開閉用素子と
してバイモルフリレーを使用したので、遅延時間を得る
ために、従来のような電子回路を必要とせず、簡単な構
成でよい。又、遅延時間を変化させるのに、抵抗とコン
デンサの単純な組み合せで数秒から数十時間という幅広
い動作が得られる効果がある。更には定常動作常態での
電力消費がマグネットリレーに比べ極端に小さいので、
この発明による遅延回路を大量に使用しても回路駆動の
ための電源容量を気にする必要はなく、システムを構成
する場合大きな利点となる。

【図面の簡単な説明】

第１図は本発明に用いるバイモルフリレーの構成図、第
２図はバイモルフリレーの等価回路を示す回路構成図、
第３図は本発明の第１実施例を示す回路構成図、第４図
は本発明の第２実施例を示す回路構成図である。 １５・・・・・・遅延回路、Ａ・・・・・・バイモルフ
リレー。

Claims (1)

【特許請求の範囲】
1. スイッチを動作してから所定の時間経過後に負荷回路を
   開又は閉成する回路開閉用素子を備えた遅延回路に於い
   て、上記回路開閉用素子としてバイモルフリレーを使用
   したことを特徴とする遅延回路。