JPS6216528A - Ａｌ膜付き基板 - Google Patents
Ａｌ膜付き基板Info
- Publication number
- JPS6216528A JPS6216528A JP60156287A JP15628785A JPS6216528A JP S6216528 A JPS6216528 A JP S6216528A JP 60156287 A JP60156287 A JP 60156287A JP 15628785 A JP15628785 A JP 15628785A JP S6216528 A JPS6216528 A JP S6216528A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- substrate
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕 □
本発明は、ＩＣ，ＬＳＩ、超ＬＳＩの半導体製造や、そ
の他微細加工のパターン転写の際に使用されるＡ１．・
膜付き基板、特に、パターンを被転写物に転写する前に
、そのパターンの欠陥検査やイメージ□確認をするため
、被転写物の代わりに予備的被転写用として使用される
Ａｉ膜付き基板に匍する。
の他微細加工のパターン転写の際に使用されるＡ１．・
膜付き基板、特に、パターンを被転写物に転写する前に
、そのパターンの欠陥検査やイメージ□確認をするため
、被転写物の代わりに予備的被転写用として使用される
Ａｉ膜付き基板に匍する。
半導体製造においてマスクパターンを半導体ウェハーに
転写する際、そのマスク上にゴミやホコリ等が付着して
いると、その異物も半導体ウェハー上に転写して、いわ
ゆる黒欠陥の不良が発生する。このような異物は、転写
作業がクリーンルーム内で行われていることから、はと
んど除去されているとはいえ、数μｍ程度の微小サイズ
のものが残存していることがあるために無視できず、ま
た露光工程において検出することも困難である。
転写する際、そのマスク上にゴミやホコリ等が付着して
いると、その異物も半導体ウェハー上に転写して、いわ
ゆる黒欠陥の不良が発生する。このような異物は、転写
作業がクリーンルーム内で行われていることから、はと
んど除去されているとはいえ、数μｍ程度の微小サイズ
のものが残存していることがあるために無視できず、ま
た露光工程において検出することも困難である。
□そこで、上記した不良を未然に防止するために、半導
体製造においてマスクパターンを半導体ウェハーに転写
する前に、予めＡｉ膜付き基板にマスクパターンを転写
して、この＾Ｌパターンを透過型欠陥検査装置等により
検査して、マスク上に異物がないことを確認したうえで
、マスクパターンを半導体ウェハーに転写する手法が採
用されている。
体製造においてマスクパターンを半導体ウェハーに転写
する前に、予めＡｉ膜付き基板にマスクパターンを転写
して、この＾Ｌパターンを透過型欠陥検査装置等により
検査して、マスク上に異物がないことを確認したうえで
、マスクパターンを半導体ウェハーに転写する手法が採
用されている。
このＡＪＬパターン形成は、Ａｉ膜付き基板上にレジス
トを強精するレジスト塗布工程と、マスクを通してレジ
ストを選択的に露光するレジスト露光工程と、レジスト
を現像するレジスト現像工程と、レジストパターン下で
Ａｉ膜をエツチングしてパターン形成するへ丈エッチン
グ工程と、Ａｉパターン上のレジストを剥離するレジス
ト剥離工程により行われる。
トを強精するレジスト塗布工程と、マスクを通してレジ
ストを選択的に露光するレジスト露光工程と、レジスト
を現像するレジスト現像工程と、レジストパターン下で
Ａｉ膜をエツチングしてパターン形成するへ丈エッチン
グ工程と、Ａｉパターン上のレジストを剥離するレジス
ト剥離工程により行われる。
しかしながら、上記した＾Ｌパターン形成は、半導体ウ
ェハーへのマスクパターン転写における予備的評価手段
でありながら、その半導体ウェハーの転写時の工程と同
様であり、上記した各工程を必要とするものであった。
ェハーへのマスクパターン転写における予備的評価手段
でありながら、その半導体ウェハーの転写時の工程と同
様であり、上記した各工程を必要とするものであった。
特に、レジスト現像工程とＡｉエッチング工程がそれぞ
れ専用現像液と、湿式エツチング液又は乾式エツチング
ガスを使用して、完全に２分化しているために、所定の
工数を要していた。
れ専用現像液と、湿式エツチング液又は乾式エツチング
ガスを使用して、完全に２分化しているために、所定の
工数を要していた。
本発明の目的は、Ａｉパターン形成において２分化され
ていたレジスト現像工程とＡｉエッチング工程を同一工
程で行って、所要工数を削減することのできるへｉ膜付
き基板を提供することである。
ていたレジスト現像工程とＡｉエッチング工程を同一工
程で行って、所要工数を削減することのできるへｉ膜付
き基板を提供することである。
Ｃ問題点を解決するための手段〕
本発明は、上記目的を達成させるためになされたもので
あり、本発明によるＡｉ膜付き基板は、透光性基板の一
主表面上に膜厚１００Å〜４００人のＡＬ膜を被着する
ことを特徴としている。
あり、本発明によるＡｉ膜付き基板は、透光性基板の一
主表面上に膜厚１００Å〜４００人のＡＬ膜を被着する
ことを特徴としている。
本発明りよれば、レジスト露光工程後のレジスト現像工
程とＡｉエッチング工程において、レジストの現像手段
とＡＪＬのエツチング手段が同一の現像液を使用して行
うことができ、しかも、Ａｉパターンの線幅再現幅（所
望線幅と実際線幅との差をいう。以下同様。）を小さく
することができる。
程とＡｉエッチング工程において、レジストの現像手段
とＡＪＬのエツチング手段が同一の現像液を使用して行
うことができ、しかも、Ａｉパターンの線幅再現幅（所
望線幅と実際線幅との差をいう。以下同様。）を小さく
することができる。
以下、実施例を挙げて本発明を詳述する。
第１図は本発明の実施例によるＡｆＬ膜付き基板を示す
断面図である。先ず、両主表面及び各端面を精密研摩し
た石英ガラス（６ｘ５ｘ Ｏ，１２インチ）からなる透
光性基板１を用意し、この透光性基板１の一方の主表面
上に、それぞれ遮光性膜として、膜Ｊ！ｊ［１００人、
２００人、３００人及び４００人のＡｉ膜２をスパッタ
リング法により成膜して八り膜付き基板３を製作する。
断面図である。先ず、両主表面及び各端面を精密研摩し
た石英ガラス（６ｘ５ｘ Ｏ，１２インチ）からなる透
光性基板１を用意し、この透光性基板１の一方の主表面
上に、それぞれ遮光性膜として、膜Ｊ！ｊ［１００人、
２００人、３００人及び４００人のＡｉ膜２をスパッタ
リング法により成膜して八り膜付き基板３を製作する。
次に、これ等のＡｉ膜付き基板３をパターン形成するフ
ォトリングラフィ工程において、同一の現像液を使用し
て、レジストの現像とＡｉのエツチングを行うことがで
きることを第２図を参照して説明する。
ォトリングラフィ工程において、同一の現像液を使用し
て、レジストの現像とＡｉのエツチングを行うことがで
きることを第２図を参照して説明する。
先ず、これ等のＡｉ膜付き基板３のＡ１１１２上に、膜
Ｊ１５０００Ａのポジ型フォトレジスト４（本例ニジプ
レイ・ファーイースト社製ＭＰ−１３５０）をスピンコ
ータ法により塗布する（第２図（ａ））。次に、線幅２
μｌのパターンを有する露光マスク５を通して、ポジ型
フォトレジスト４を水銀ランプ（６５ｒｇＪ／ｃｓ２
） ６で露光する（第２図（ｂ））。次に、ポジ型フォ
トレジスト４に対する専用現像液（本例ニジプレイ・フ
ァーイースト社［ＨＦ−３１２水溶液）により、ポジ型
フォトレジスト４を浸漬法により現像すると共に、レジ
スト露光部分が除去後に、レジストパターン７と、その
下のＡＪＬ膜部分をエツチングして、Ａ４パターン８を
形成する（第２図（Ｃ））。そして、ＡＩｔパターン８
上のレジストパターン７を剥離液（本例：メチルイソブ
チルケトン）により剥離して、Ａｎパターン８付き基板
９を製作する（第２図（ｄ））。
Ｊ１５０００Ａのポジ型フォトレジスト４（本例ニジプ
レイ・ファーイースト社製ＭＰ−１３５０）をスピンコ
ータ法により塗布する（第２図（ａ））。次に、線幅２
μｌのパターンを有する露光マスク５を通して、ポジ型
フォトレジスト４を水銀ランプ（６５ｒｇＪ／ｃｓ２
） ６で露光する（第２図（ｂ））。次に、ポジ型フォ
トレジスト４に対する専用現像液（本例ニジプレイ・フ
ァーイースト社［ＨＦ−３１２水溶液）により、ポジ型
フォトレジスト４を浸漬法により現像すると共に、レジ
スト露光部分が除去後に、レジストパターン７と、その
下のＡＪＬ膜部分をエツチングして、Ａ４パターン８を
形成する（第２図（Ｃ））。そして、ＡＩｔパターン８
上のレジストパターン７を剥離液（本例：メチルイソブ
チルケトン）により剥離して、Ａｎパターン８付き基板
９を製作する（第２図（ｄ））。
このように同一現像液によりポジ型フォトレジスト４の
露光部分を現像開始してから、その露光部分の下のＡｉ
膜２をエツチング終了するまでの現像・エツチング時間
とエツチング終了後のＡＡパターン線幅は、八り膜２の
膜厚が実施例の１００人、２００人、３００人及び４０
０人と比較例の５００人のものに対して実測した結果、
次表で示される。
露光部分を現像開始してから、その露光部分の下のＡｉ
膜２をエツチング終了するまでの現像・エツチング時間
とエツチング終了後のＡＡパターン線幅は、八り膜２の
膜厚が実施例の１００人、２００人、３００人及び４０
０人と比較例の５００人のものに対して実測した結果、
次表で示される。
ここで、パターン線幅の設定値２μｍに対して実際のパ
ターン線幅を±１０％以内にするように要求されること
から、線幅再貌性が±０．２μｍ内に入るための本実施
例によるＡｌ膜厚の上限は４１５人に相当する。しかし
、Ａｎパターン線幅は露光量が本例の６５＋ｅＪ／ ｃ
ｍ２よりも多くなった場合に小さくなり、少なくなった
場合に大きくなるを考慮して、Ａｌ膜厚の実用的上限に
ついては４００人とすることが好ましい。一方、Ａｌ膜
の下限については透過型欠陥検査装置の性能から１００
Å以上であることが必要である。その結果、本実施例の
ＡＩＬ膜付き基板は、線幅再現性を良好にして、かつ透
過型欠陥検査装置による欠陥検査において何ら支障なく
行うことができた。
ターン線幅を±１０％以内にするように要求されること
から、線幅再貌性が±０．２μｍ内に入るための本実施
例によるＡｌ膜厚の上限は４１５人に相当する。しかし
、Ａｎパターン線幅は露光量が本例の６５＋ｅＪ／ ｃ
ｍ２よりも多くなった場合に小さくなり、少なくなった
場合に大きくなるを考慮して、Ａｌ膜厚の実用的上限に
ついては４００人とすることが好ましい。一方、Ａｌ膜
の下限については透過型欠陥検査装置の性能から１００
Å以上であることが必要である。その結果、本実施例の
ＡＩＬ膜付き基板は、線幅再現性を良好にして、かつ透
過型欠陥検査装置による欠陥検査において何ら支障なく
行うことができた。
本発明は上記した実施例に限定されるものではない。透
光性基板については石英ガラスの代わりに、アルミノボ
ロシリケートガラスやソーダライムガラス等を使用して
もよい。ＡＩｌ Ｍ！ ２の成膜方法についてはスパッ
タリング法の代わりに、真空蒸着法、イオンブレーティ
ング法等であってもよい。また、＾Ｌ膜２の中に窒素、
酸素及び炭素等を混合してもよい。次に、フォトリング
ラフィ工程において、ポジ型フォトレジストの代わりに
ネガ型フォトレジストを使用してもよい。ネガ型フォト
レジストを使用した場合、レジストの未露光部分が現像
され、その未露光部分の下のＡｌ膜がエツチングされる
。また、フォトレジストの代わりにポジ型又はネガ型の
電子線レジストを使用してもよい。電子線レジストを使
用する場合の露光は電子線を照射して行われる。現像・
エツチングにおける浸漬法の代わりに、スプレー法、ス
ピンナー法、ロールコータ−法等を使用してもよい。
光性基板については石英ガラスの代わりに、アルミノボ
ロシリケートガラスやソーダライムガラス等を使用して
もよい。ＡＩｌ Ｍ！ ２の成膜方法についてはスパッ
タリング法の代わりに、真空蒸着法、イオンブレーティ
ング法等であってもよい。また、＾Ｌ膜２の中に窒素、
酸素及び炭素等を混合してもよい。次に、フォトリング
ラフィ工程において、ポジ型フォトレジストの代わりに
ネガ型フォトレジストを使用してもよい。ネガ型フォト
レジストを使用した場合、レジストの未露光部分が現像
され、その未露光部分の下のＡｌ膜がエツチングされる
。また、フォトレジストの代わりにポジ型又はネガ型の
電子線レジストを使用してもよい。電子線レジストを使
用する場合の露光は電子線を照射して行われる。現像・
エツチングにおける浸漬法の代わりに、スプレー法、ス
ピンナー法、ロールコータ−法等を使用してもよい。
以上、本発明によれば、Ａｉパターンの線幅再現性を良
好に確保して、かつレジストの現像とＡｉのエツチング
の所要工数を削減することができ、特に、半導体製造に
おける半導体ウェハーへのパターン転写前の予備的被転
写用として有用である。
好に確保して、かつレジストの現像とＡｉのエツチング
の所要工数を削減することができ、特に、半導体製造に
おける半導体ウェハーへのパターン転写前の予備的被転
写用として有用である。
第１図は本発明の実施例によるＡｌ膜付き基板を示す断
面図、第２図は本発明の実施例によるＡｌ膜付き基板を
使用したフォトリソグラフィ工程を示す断面図である。 １・・・透光性基板、２・・・ Ａｌ膜、３・・・Ａｌ
膜付き基板
面図、第２図は本発明の実施例によるＡｌ膜付き基板を
使用したフォトリソグラフィ工程を示す断面図である。 １・・・透光性基板、２・・・ Ａｌ膜、３・・・Ａｌ
膜付き基板
Claims (1)
- （１）透光性基板の一主表面上に膜厚１００Å〜４００
ÅのＡｌ膜を被着することを特徴とするＡｌ膜付き基板
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156287A JPS6216528A (ja) | 1985-07-16 | 1985-07-16 | Ａｌ膜付き基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60156287A JPS6216528A (ja) | 1985-07-16 | 1985-07-16 | Ａｌ膜付き基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6216528A true JPS6216528A (ja) | 1987-01-24 |
Family
ID=15624512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60156287A Pending JPS6216528A (ja) | 1985-07-16 | 1985-07-16 | Ａｌ膜付き基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6216528A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112017U (ja) * | 1988-01-22 | 1989-07-27 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662323A (en) * | 1979-10-26 | 1981-05-28 | Fujitsu Ltd | Reticle examination method |
| JPS57211233A (en) * | 1981-06-22 | 1982-12-25 | Mitsubishi Electric Corp | Test of mask |
| JPS58132928A (ja) * | 1982-02-03 | 1983-08-08 | Matsushita Electronics Corp | パタ−ニング寸法測定法 |
-
1985
- 1985-07-16 JP JP60156287A patent/JPS6216528A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662323A (en) * | 1979-10-26 | 1981-05-28 | Fujitsu Ltd | Reticle examination method |
| JPS57211233A (en) * | 1981-06-22 | 1982-12-25 | Mitsubishi Electric Corp | Test of mask |
| JPS58132928A (ja) * | 1982-02-03 | 1983-08-08 | Matsushita Electronics Corp | パタ−ニング寸法測定法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112017U (ja) * | 1988-01-22 | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100298610B1 (ko) | 위상쉬프트포토마스크,위상쉬프트포토마스크블랭크및이들의제조방법 | |
| US4556608A (en) | Photomask blank and photomask | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JPS62282445A (ja) | 検査用基板とその製造方法 | |
| US3673018A (en) | Method of fabrication of photomasks | |
| JPH0458167B2 (ja) | ||
| JPS62210467A (ja) | レジスト塗布方法 | |
| JPS6218560A (ja) | フオトマスクブランクとフオトマスク | |
| JP3449508B2 (ja) | 位相シフトフォトマスクの作製方法 | |
| JP2000075469A (ja) | フォトマスクの作製方法 | |
| KR930008846B1 (ko) | 위상반전 마스크의 형성방법 | |
| JPH0619111A (ja) | 位相シフト用マスクの製造方法 | |
| JPH04324445A (ja) | 露光用マスクおよびその製造方法 | |
| JPS61267762A (ja) | フォトマスクブランクとフォトマスクの製造方法 | |
| JPH09306822A (ja) | プラズマエチング方法及びフォトマスクの製造方法 | |
| JPH03172844A (ja) | シフターパターン付き半導体マスクの作成方法 | |
| JPH0471457B2 (ja) | ||
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPH0635169A (ja) | 位相シフトマスクの製造方法 | |
| JPS6212913B2 (ja) | ||
| JPH05265179A (ja) | フォトマスク及びその製造方法 | |
| JPS646448B2 (ja) | ||
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPS63308319A (ja) | パタ−ン形成方法 | |
| JPS6315249A (ja) | 光学マスクの製造方法 |