JPS6216618A - 符号器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は９画像情報を“Ｏｊと１”の２値レベルに量子
化した電気信号として取り扱うファクシミリ装置や画像
蓄積装置に使用される符号器に関し。

特に、符号化処理部の前段にメモリを有し、”０”又は
”１＃の連続の長さくラン長）を符号に変換する符号器
に関する。

〔従来の技術〕

従来、この種の符号器においては、符号化処理部の直前
、すなわちメモリの後段においてのみ”“０”から”１
′又は“１”から１０”への変化点の検出を行っていた
。

〔発明が解決しようとする問題点〕

上述した従来の符号器においては、２値化された画像信
号の変化点検出を、一様に符号化処理部前段すなわちメ
モリ後段のみで行っているため。

広範囲にわたり変化点が出現しない場合も、変化点が頻
繁に現れる場合と同様な変化点検出処理を行っている。

しだがって１画像信号のうち、変化点が広範囲にわたシ
現れない部分の変化点検出処理時間を。

変化点が頻繁に現れる部分の処理時間に対して。

大幅に短縮することができないという欠点がある。

〔問題点を解決するだめの手段及び作用〕本発明による
符号器は、メモリ前段の入力部とメモリの間、及びメモ
リと符号化処理部の間に変化点を検出する回路を有し、
メモリ前段の変化点検出部ではＫＯ＃と“１′″から成
る画像信号が任意の長さの範囲内に変化点を有するか否
かを検出し。

任意の長さの範囲内に変化点を有する場合はメモリ後段
の変化点検出部において画素単位の変化点検出処理を行
う。

〔実施例〕

以下９本発明の実施例を図面を参照して詳細に説明する
。

図は本発明による符号器の一実施例の構成を示したブロ
ック図である。

入力部１は、２値の画像信号を符号器に入力するための
もので、一般に画像読取り装置等が挙げられる。

入力部ｌより入力された画像信号は、メモリ２に蓄積さ
れると同時に、変化点検出回路３内のメモリ前段変化点
検出部３１により変化点検出処理が施される。メモリ前
段変化点検出部３１は、変化点を検出すると、検出信号
ラッチ部３２に検出信号を出力し、検出信号ラッチ部３
２は検出信号を保持する。次にライトアドレスカウンタ
３３がカウントアンプし、予め定められた任意の長さの
入力信号をメモリ２が取り込むと、検出信号蓄積部３４
が検出信号ランチ部３２の出力信号を格納し、検出信号
ラッチ部３２をクリアする。以上が。

メモリ前段変化点検出部３１に係る一連の動作であり２
次以降に入力部１から入力される予め定められた任意の
長さの入力信号についても順次同じ処理が行われる。

次にメモリ後段変化点検出部３５に係る動作について説
明する。第１にリードアドレスカウンタ３６は、メモリ
２の先頭アドレスを示し、メモリ２は、最初の；−夕を
メモリ後段変化点検出部３５に出力する。同時にリード
アドレスカウンタ３６は、検出信号蓄積部３４の先頭ア
ドレスを示し、検出信号蓄積部３４は最初の予め定めら
れた任意の長さの入力信号の中に変化点が有るか否かを
示す信号を符号化処理部４に出力する。この時変化点が
無ければ符号化処理部４は、予め定められた任意の長さ
の範囲に変化点が無いことを知り。

次の予め定められた任意の長さの入力信号をメモリ２か
ら及び次の予め定められた任意の長さの入力信号の中に
変化点が有るか否かを示す信号を検出信号蓄積部３４か
ら出力させるために、リードアドレスカウンタ３６に対
して予め定められた任意の長さ分だけカウントアツプす
べく信号を出力する。変化点が有る場合は、リードアド
レスカウンタ３６は１アドレスずつカウントアツプし、
メモリ後段変化点検出部３５にメモリ２から信号が出力
され２画素単位の変化点検出処理が行われる。

以上がメモリ後段変化点検出部３５に係る一連の動作で
あり、以後メモリ部２の入力信号が全て読み出されるま
で繰り返される。

〔発明の効果〕

以上説明したように９本発明による符号器は。

メモリ前段の画像信号入力部とメモリの間、及びメモリ
と符号化処理部の間に、変化点検出回路を有し、メモリ
前段の変化点検出部では画像信号が任意の長さの範囲内
に変化点を有するか否かを検出し、その範囲内に変化点
を有する場合のみ、メモリ後段の変化点検出部において
画素単位の変化点検出処理を行うため９画像信号符号化
の際、変化点検出処理時間を大きく短縮できるという効
果がある。

【図面の簡単な説明】

図は本発明による符号器の一実施例の構成を示したブロ
ック図である。 １・・・入力部、２・・・メモリ、３・・・変化点検出
回路。 ３１・・・メモリ前段変化点検出部、３２・・・検出信
号ラッチ部、３３・・・ライトアドレスカウンタ、３４
・・・検出信号蓄積部、３５・・・メモリ後段変化点検
出部、３６・・・リードアドレスカウンタ、４・・・符
号化処理部。

Claims (1)

【特許請求の範囲】
1. １、符号化処理部の前段にメモリを有し、“０”と“１
   ”の２つのレベルで表わされる信号の“０”又は“１”
   の連続の長さを符号に変換する符号器において、前記メ
   モリの前段及び前記メモリと前記符号化処理部との間に
   、“０”から“１”又は“１”から“０”への変化点を
   検出する回路を設けたことを特徴とする符号器。