JPH0134422B2 - - Google Patents
Info
- Publication number
- JPH0134422B2 JPH0134422B2 JP56093034A JP9303481A JPH0134422B2 JP H0134422 B2 JPH0134422 B2 JP H0134422B2 JP 56093034 A JP56093034 A JP 56093034A JP 9303481 A JP9303481 A JP 9303481A JP H0134422 B2 JPH0134422 B2 JP H0134422B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- black
- circuit
- significant pixel
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
Description
【発明の詳細な説明】
本発明はフアクシミリ装置の有意画素ブロツク
検出方式に関する。
検出方式に関する。
黒白２値画像を扱うフアクシミリ装置におい
て、１ラインを複数のブロツクに分割し、有意画
素（通常黒画素）を含むブロツクのみの画信号を
伝送し、その他はこれを伝送しない方式がある。
これがためには、読取走査により得られた画信号
列から、どのブロツクに有意な画素が含まれてい
るかを検出する必要がある。
て、１ラインを複数のブロツクに分割し、有意画
素（通常黒画素）を含むブロツクのみの画信号を
伝送し、その他はこれを伝送しない方式がある。
これがためには、読取走査により得られた画信号
列から、どのブロツクに有意な画素が含まれてい
るかを検出する必要がある。
従来の検出装置を第１図に示す。入力線１を経
てメモリ２には１ライン分の画信号が導かれ、記
憶される。３は、メモリ２のための読出し用アド
レスカウンタで、アンドゲート４を介して入力さ
れるクロツクパルスCpにより歩進せしめられる。
カウンタ３のアドレス指定にしたがつてメモリ２
から読出された画信号は、排他的ノア回路５の一
方の入口端に供給されるとともに、１ビツト遅延
回路６を介して排他的ノア回路５の他方の入力端
に供給される。したがつてこの排他的ノア回路５
が“０”となるのは、画信号が白から黒へ、ある
いは黒から白へ変化したときである。尤も、ここ
では後述するように１ビツト遅延回路が初期状態
においてリセツトされ（白に相当）ているので、
白から黒への変化を示すことになる。この排他的
ノア回路の出力が“０”になるとマイクロコンピ
ユータで構成された黒ブロツク検出回路７に割込
みがかかる。これにより黒ブロツク検出回路７
は、信号線ａに“０”を出力してアンドゲート４
をケート閉状態にするとともに、その時のカウン
タ３の計数値を読みとる。そして、例えばこの計
数値を１ブロツクの画素数で除すという演算によ
り、この変化がどのブロツクにおいて発生したか
を判別する。検出結果は一時記憶される。次い
で、検出回路７は、１ビツト遅延回路６をリセツ
トするとともにこの検出により得られたブロツク
の次のブロツクの第１番目に対応する数値をカウ
ンタ３にロードし、さらに信号線ａの信号を
“１”に戻す。しかして次の黒ブロツクの検出が
開始され、このような検出動作が繰返される。そ
して、カウンタ３がフルカウント状態になると信
号線ｃにキヤリー信号を発生する。黒ブロツク検
出回路７は、これにより１ライン分の検出動作を
終え、メモリ２を書き込み状態に制御して次の１
ライン分の画信号を書き込む。書き込みの後再び
前述の動作を繰り返す。上記一時記憶された検出
結果すなわち黒ブロツク情報は、伝送処理のため
に使用される。
てメモリ２には１ライン分の画信号が導かれ、記
憶される。３は、メモリ２のための読出し用アド
レスカウンタで、アンドゲート４を介して入力さ
れるクロツクパルスCpにより歩進せしめられる。
カウンタ３のアドレス指定にしたがつてメモリ２
から読出された画信号は、排他的ノア回路５の一
方の入口端に供給されるとともに、１ビツト遅延
回路６を介して排他的ノア回路５の他方の入力端
に供給される。したがつてこの排他的ノア回路５
が“０”となるのは、画信号が白から黒へ、ある
いは黒から白へ変化したときである。尤も、ここ
では後述するように１ビツト遅延回路が初期状態
においてリセツトされ（白に相当）ているので、
白から黒への変化を示すことになる。この排他的
ノア回路の出力が“０”になるとマイクロコンピ
ユータで構成された黒ブロツク検出回路７に割込
みがかかる。これにより黒ブロツク検出回路７
は、信号線ａに“０”を出力してアンドゲート４
をケート閉状態にするとともに、その時のカウン
タ３の計数値を読みとる。そして、例えばこの計
数値を１ブロツクの画素数で除すという演算によ
り、この変化がどのブロツクにおいて発生したか
を判別する。検出結果は一時記憶される。次い
で、検出回路７は、１ビツト遅延回路６をリセツ
トするとともにこの検出により得られたブロツク
の次のブロツクの第１番目に対応する数値をカウ
ンタ３にロードし、さらに信号線ａの信号を
“１”に戻す。しかして次の黒ブロツクの検出が
開始され、このような検出動作が繰返される。そ
して、カウンタ３がフルカウント状態になると信
号線ｃにキヤリー信号を発生する。黒ブロツク検
出回路７は、これにより１ライン分の検出動作を
終え、メモリ２を書き込み状態に制御して次の１
ライン分の画信号を書き込む。書き込みの後再び
前述の動作を繰り返す。上記一時記憶された検出
結果すなわち黒ブロツク情報は、伝送処理のため
に使用される。
このようにして、黒ブロツクを検出することが
できるが、前述の如く、従来は演算処理機能を必
要とするものであつた。マイクロコンピユータで
あれば演算処理機能は備えられているとはいえ、
少なからず時間を要し、問題であつた。
できるが、前述の如く、従来は演算処理機能を必
要とするものであつた。マイクロコンピユータで
あれば演算処理機能は備えられているとはいえ、
少なからず時間を要し、問題であつた。
ところで、従来より、１ラインの画素数は、２
のベキ乗である2lで、これをそれぞれが2nの画素
数となる2mのブロツクに分割している。ここでｌ
＝ｍ＋ｎである。
のベキ乗である2lで、これをそれぞれが2nの画素
数となる2mのブロツクに分割している。ここでｌ
＝ｍ＋ｎである。
本発明はこの点に着目し、上記問題点を解決し
たもので、以下第２図を参照して説明する。
たもので、以下第２図を参照して説明する。
第２図において第１図中のものと同一の構成要
素には同一の符号を付し、個々の説明は省略す
る。第１図の従来例と相異するところは、黒ブロ
ツク検出回路１７にある。この黒ブロツク検出回
路１７は、排他的ノア回路５の出力が“０”とな
つたとき、カウンタ３の上位ｍビツトをそのまま
黒ブロツクの番号として読み取り、一時記憶す
る。すなわち、１ラインが2m+nの画素からなりこ
れが2nの画素を有する2mのブロツクに分割されて
いるとすれば、カウンタ３の出力の上位ｍビツト
はそのときのブロツクの番号そのものを表わして
いる。したがつて、従来の如く演算過程を経ずし
て、黒ブロツクの番号を検出することができるの
である。
素には同一の符号を付し、個々の説明は省略す
る。第１図の従来例と相異するところは、黒ブロ
ツク検出回路１７にある。この黒ブロツク検出回
路１７は、排他的ノア回路５の出力が“０”とな
つたとき、カウンタ３の上位ｍビツトをそのまま
黒ブロツクの番号として読み取り、一時記憶す
る。すなわち、１ラインが2m+nの画素からなりこ
れが2nの画素を有する2mのブロツクに分割されて
いるとすれば、カウンタ３の出力の上位ｍビツト
はそのときのブロツクの番号そのものを表わして
いる。したがつて、従来の如く演算過程を経ずし
て、黒ブロツクの番号を検出することができるの
である。
黒ブロツク検出回路１７の構成はマイクロコン
ピユータであつてもよいし、その他いわゆるワイ
ヤードロジツク回路でもよい。黒ブロツク検出回
路１７の他の動作については、従来装置のそれと
同様である。
ピユータであつてもよいし、その他いわゆるワイ
ヤードロジツク回路でもよい。黒ブロツク検出回
路１７の他の動作については、従来装置のそれと
同様である。
このように本発明によれば、有意画素ブロツク
検出のための演算が不要になる分だけ高速処理が
可能となり、通常、フアクシミリ装置に備えられ
た１又は多くても２のマイクロコンピユータを、
他の制御とともに本有意画素ブロツク検出のため
に使用する場合、その負荷を軽減でき、好まし
い。
検出のための演算が不要になる分だけ高速処理が
可能となり、通常、フアクシミリ装置に備えられ
た１又は多くても２のマイクロコンピユータを、
他の制御とともに本有意画素ブロツク検出のため
に使用する場合、その負荷を軽減でき、好まし
い。
第１図は従来の黒ブロツク検出装置を示す図、
第２図は本発明の一実施例を示す図である。 ２……メモリ、３……アドレスカウンタ、６…
…１ビツト遅延回路、７……黒ブロツク検出回
路。
第２図は本発明の一実施例を示す図である。 ２……メモリ、３……アドレスカウンタ、６…
…１ビツト遅延回路、７……黒ブロツク検出回
路。
Claims (1)
- １ それぞれが2nの画素を有するように2mのブロ
ツクに分けられる１ラインの画信号をアドレスカ
ウンタよりのアドレス指定にしたがつて順次メモ
リから読み出してその変化を検出し、変化が検出
された時点の前記アドレスカウンタの出力信号か
ら有意画素の存するブロツクの番号を検出する方
式において、上記の変化が検出された時点のアド
レスカウンタのｍ＋ｎビツトからなるアドレス指
定出力信号のうち、上位ｍビツトの信号を有意画
素の存するブロツクの番号として検出することを
特徴とする有意画素ブロツク検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9303481A JPS57208769A (en) | 1981-06-18 | 1981-06-18 | Detecting system for significant picture element block |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9303481A JPS57208769A (en) | 1981-06-18 | 1981-06-18 | Detecting system for significant picture element block |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57208769A JPS57208769A (en) | 1982-12-21 |
| JPH0134422B2 true JPH0134422B2 (ja) | 1989-07-19 |
Family
ID=14071202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9303481A Granted JPS57208769A (en) | 1981-06-18 | 1981-06-18 | Detecting system for significant picture element block |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57208769A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53124015A (en) * | 1977-04-06 | 1978-10-30 | Toshiba Corp | Facsimile signal decoding device |
-
1981
- 1981-06-18 JP JP9303481A patent/JPS57208769A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57208769A (en) | 1982-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3822378A (en) | Addition-subtraction device and memory means utilizing stop codes to designate form of stored data | |
| JPH0626423B2 (ja) | 原稿読取り装置 | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| EP0274439B1 (en) | Display system for plural display areas on one screen | |
| JPH0134422B2 (ja) | ||
| JPS6329472B2 (ja) | ||
| US5479165A (en) | Two-dimensional coding apparatus | |
| JP2625797B2 (ja) | 画像信号の閾値処理回路 | |
| US4841298A (en) | Bit pattern conversion system | |
| JPH03100773A (ja) | データ処理装置 | |
| SU951372A1 (ru) | Устройство дл отображени полутоновой информации на экране электронно-лучевой трубки | |
| JPS6122504B2 (ja) | ||
| JPH053628B2 (ja) | ||
| JPH06292016A (ja) | 画像処理装置 | |
| JPH0447855B2 (ja) | ||
| JP2804406B2 (ja) | パルス測定装置 | |
| JPH01305662A (ja) | 画像縮小処理器 | |
| JPH06333004A (ja) | 画像処理装置 | |
| JPS6242315B2 (ja) | ||
| JPS6365268B2 (ja) | ||
| JPH0668255A (ja) | ヒストグラム計数用カウンタ装置 | |
| JPS6349890A (ja) | 文字画像処理装置 | |
| JPS61252174A (ja) | プリンタ装置 | |
| JPH01108862A (ja) | 符号化回路 | |
| JPH05314256A (ja) | 画像データ処理装置 |