JPS62175833A - 入出力デ−タの同期化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、１台のプロセッサにより複数種の制御演算
を順次実行する、いわゆるマルチループコントローラに
おける入出力データの同期化方法に関する。

〔従来の技術〕

第４図は一般的なマルチループコントローラの構成を示
す概要図である。同図において、１０はプロセッサ１１
．アナログ入力装置（Ａｉ）　１２　。

アナログ出力装置（Ａｏ）１３．ディジタル入力装置（
Ｄｉ）　１４　、ディジタル出力装置（ＤＱ）１５およ
びバスまたは伝送ライン１６等からなるマルチループコ
ントローラ、２０Ｈこのコントローラ１０にて制御され
るフィールド（現場）機器である。

なお、コントローラ１０の各装置はカード状に構成され
ることが多いため、これらを単にカードまたはカートモ
シュー、ルとも呼ぶことにする。

すなわち、この種のマルチループコントローラは通常１
台のプロセッサにて複数種の制御演算を実行するが、そ
のための入力データはアナログ入力カード１２またはデ
ィジタル入力カード１４がサイクリックに取り込んだプ
ロセスデータであり、これらのデータはパスまたは伝送
ライン１６経由で受けとられる。入力データにもとづく
制御演算結果は、アナログ出力カード１３またはディジ
タル出力カード１５にバスまたは伝送ライン１６経由で
手渡し、これらの出力装置がサイクリックにフィールド
機器２０へと信号を出力するのが一般的である。

＠５図は従来のマルチループコントローラにおける動作
を説明するための説明図である。

すなわち、ＡｉカードまたはＤｉカードからの入力デー
タは、■なる伝送受信プログラムにより伝送受信バッフ
ァ１にサイクリックに格納される。

伝送受信バッファ１に格納されたデータは、■なる入力
設定プログラムにより制御波Ｗ種別対応の入力データ領
域（８１１〜Ｂ８１）に設定される。

なお、こ＼では制御演算種別として８種類を想定してお
り、これらを図の如＜Ｂｌ〜Ｂ８にて表わし、その各々
を制御演算ブロックと呼ぶことにすると、各制御演算ブ
ロックでは■またはＢ１２〜Ｂ８２なる制御演算プログ
ラムによる制御演算が実行される。その処理結果は＠な
る出力データ設定プログラムにより、制御演算ブロック
対応の出力データ領域（Ｂ１３〜Ｂ８３）へ設定される
。

このデータはさらに、■なる伝送出力バッファ設定プロ
グラムにより、伝送送信バッファ２に転送され、■なる
伝送送信プログラムにより伝送ライン経由でサイクリッ
クに他のカード、例えば第４図のｋｏ　ｐ　Ｄ（ｌカー
ドに送信される。

以上の処理経過を時系列的に表わしたのが第６図である
。これは、上述の如く８種類の制御演算をブロックＢ１
−Ｂｓの順に順次実行するときの手順を示すものであり
、■〜■は上記の如き各プログラムを示し、ｎｌは各ブ
ロック毎の処理時間を示している。したがって、第４図
のプロセッサ１１はこれら８つの制御演算ブロックを８
×ｎ１なる基本周期金もって、サイクリックに実行する
ことになる。なお、この図は各ブロック毎のプログラム
処理を上述の如く■〜■の順ではなく、■。

■、■〜■の順で行なう場合の例である。

ところで、複数種の制御演算ブロックで１つの伝送受信
データ（例えば、第５図の几１．Ｒ２を参照のこと。）
を共通に使用する場合が多く、このため、 イ）共通に使用される伝送入力データは、一連の制御演
算処理期間内（基本周期；以上の例では８ｎｘ）では同
じであること。

口）一連の処理結果である外部機器に対する伝送出力デ
ータも、基本周期内では同期がとられていること。

が要求される。

〔発明が解決しようとする問題点〕

しかしながら、第５図または第６図の如き従来の処理方
法では、剥えば第７図に示すように、各制御演算ブロッ
クＢ１〜８８にて使用される伝送受信データは互いに異
なっていて入力データの同時性が保証されず、また制御
演算処理結果が各制御演算ブロックの処理終了毎に伝送
送信バッファにセットされるため、伝送出力データの同
期性も保証されないという問題がある。

したがって、この発明は伝送入出力データの同時性を保
証（同期化を図ること）することを目的とする。

〔問題点を解決するための手段〕

マルチループコントローラの内部にデータを一時記憶す
るためのバッファ記憶部を設け、制御演算の各々で共通
に利用される入力データを一連の制御演算の開始毎にこ
のバッファ記憶部に転送する処理と、各制御演算毎の処
理結果を一連の制御演算の終了毎に一括して送出する処
理とを実行する。

〔作用〕

マルチループコントローラの内部ＲＡＭ上に入力バッフ
ァなる領域を設け、制御演算を実施する前に各制御演算
ブロックで共通に利用される伝送入力データを一時的に
その人力バッファに転送する機能をもつ処理プログラム
を実行し、各制御演算ブロック実施中はその人力バッフ
ァのデータを参照して演算実行を行なわせることによっ
て、各制御演算ブロックで共通に利用される伝送入力デ
ータの基本周期内での同時性を保証しようとするもので
ある。

また、各ブロックの制御演算処理結果がセットされる出
力データ領域を、最終制御演算ブロックの処理終了後に
一括して伝送送信バッファに転送する機能をもつ処理プ
ログラムを実行することにより、外部機器に対する伝送
出力データの同時性をも保証しようとするものである０ 〔発明の実施例〕 第１図はこの発明の詳細な説明するための説明図である
。すなわち、伝送受信バッファ１は伝送受信プログラム
■により１定周期ｎ１で更新される。この伝送受信バッ
ファ１の内容は、入力同期処理プログラム■によって、
基本周期ｎ（ｎ＝１０１１）ごとに人力バッファ３に転
送される。各制御演算ブロックで使用される入力データ
は、必要があれば入力データ設定プログラム■により入
力バッファ３より読み込まれ、制御演算ブロックに対応
する入力データ領域Ｂｌｌ〜Ｂ８１に設定される。こう
することによって、第３図で示される様に各制御演算ブ
ロックで共通に利用される伝送入力データ（第３図では
例えばＡ）は、基本周期内では一定値として各制御演算
ブロックで利用されることとなり、伝送入力データの基
本周期内での同時性が実現される。この入力データ領域
Ｂ１１〜Ｂ８１にセットされたデータをもとに■なる制
御演算プログラムにより制御演算が実行され、この処理
結果は＠なる出力データ設定プログラムにより、制御演
算ブロックに対応する出力データ領域Ｂ１３〜Ｂ８３に
設定される。最終制御演算ブロックの処理終了後、各制
御演算ブロック実行の処理結果がセットされている出力
データ領域（Ｂ１３〜Ｂ８３）を、■なる出力同期処理
プログラムにより、基本周期ｎ（ｎ＝１０１１）ごとに
伝送送信バッファ２に一括転送する。伝送送信バッファ
２の内容は、■なる伝送送信プログラムにより１定周期
ｎ１で伝送ライン１６を経由して外部機器へ送信される
ことになるが、そのデータは出力同期処理プログラム■
が走行しない限り１定であるため、基本周期内での伝送
出力データの同時性が実現される。

第２図は上記処理経過を時系列に表現したもので、 イ）伝送受信バッファ１の内容を人力バッファ３に転送
する人力データセットサイクル 口）制御演算を複数ブロック（箸２図では８コ）実行す
る制御演算実行サイクル ハ）各制御演算ブロック出力データ領域の内容を伝送送
信バッファに一括転送する出力データセットサイクル で構成されており、各サイクルは１定周期ｎ１で走行す
る。各サイクルは図示のごとく、伝送受信プログラム■
、伝送送信プログラム■が常に最初に走行し、上記イ）
の入力データセットサイクルではその後■なる入力同期
処理プログラムが、また口）の制御演算実行サイクルで
は入力データ設定プログラムＯ１制御演算プログラム■
および出力データ設定プログラム＠が走行する。さらに
、ハ）の出力データセットサイクルでは■なる出力同期
処理プログラムが走行する。したがって、基本周期ｎは
上記イ）〜ハ）を単位とする処理実行サイクルとなる。

なお、上記では伝送受信、送信バッファを用いる伝送デ
ータについて説明したが、この発明はこれと同様の方法
で入出力データを扱うもの一般に適用することができる
。

〔発明の効果〕

この発明によれば、マルチループコントローラの内部Ｒ
ＡＭ上に人力バッファなる領域を設け、制御演算を実施
する前に各制御演算ブロックで共通に利用される伝送入
力データを、基本周期の最初のサイクルでその人力バッ
ファに転送する機能をもつ処理プログラムを実行するこ
とＫより、各制御演算ブロック実施中はその人力バッフ
ァのデータを参照して演算実行が行なわれるので、各制
御演算ブロックで共通に利用される伝送入力データの基
本周期内での同時性が実現されることになる０ また、各制御演算ブロック処理結果がセットされる出力
データ領域を、基本周期の最終のサイクルで一括して伝
送送信バッファに転送する機能をもつ処理プ四グラムを
実行することにより、伝送送信バッファの内容は基本周
期内では１定となり、外部機器に対する伝送出力データ
の同時性が実現されることになる。

この様に、伝送入出力データの同時性が実現されること
Ｋよって、マルチループコントローラとその制御演算結
果を利用する外部機器間における同期性を保つことが可
能となる利点がもたらされる。

【図面の簡単な説明】

第１図はこの発明の詳細な説明するための説明図、第２
図は第１図におけるプログラム処理手順を説明するため
の説明図、第３図は第１図における伝送入力データを説
明するための説明図、第４図は一般的なマルチループコ
ントローラの構成を示す概要図、第５図は従来のマルチ
ループコントローラにおける動作を説明するための説明
図、第６図は第５図におけるプログラム処理手順を説明
するための説明図、第７図は第５図における伝送入力デ
ータを説明するための説明図である。 符号説明 １・・・・・・伝送受信バッファ、２・・・・・・伝送
送信バッファ、３・・・・・・入力バッファ、１０・・
・・・・マルチループコントローラ、１１・・・・・・
プロセッサ、１２・・・・・・アナログ入力装置（Ａｉ
）、１３・・・・・・アナログ出力装ｆｌｙ（Ａｏ）、
１４・・・・・・ディジタル入力装置（Ｄｉ）、１５・
・・・・・ディジタル出力装［（Ｄｏ）、１６・・・・
・・パスまたは伝送ライン、２０・・・・・・フィール
ド機器、Ｂ１〜Ｂ８・・・・・・制御演算ブロック。

Claims (1)

1. 【特許請求の範囲】 互いに異なるプログラムにもとづく複数種の制御演算を
   一連のものとしてこれを順次時系列的に繰り返し実行す
   る制御演算部を備えてなるマルチループコントローラに
   おいて、 該コントローラ内部にデータを一時記憶するためのバッ
   ファ記憶部を設け、 前記制御演算の各々で共通に利用される入力データを一
   連の制御演算の開始毎に該バッファ記憶部に転送する処
   理と、 各制御演算毎の処理結果を一連の制御演算の終了毎に一
   括して外部に送出する処理と、 を実行することにより入出力データの同期化を図ること
   を特徴とする入出力データの同期化方法。