JPS6280754A - メモリアクセス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置とこれを制御するサービス制御
装置との間のデータ転送に利用する。特に、データ転送
開始アドレスの指定制御に関する。

〔概　要〕

本発明は、サービス制御装置と情報処理装置のメモリ装
置との間でコマンド情報およびデータの転送を行うメモ
リアクセス制御装置において、上記情報処理装置内のマ
イクロプロセッサの介在なしに、一つのデータバッファ
を用いて、データの転送に加えてコマンド情報の転送を
行うことにより、 転送に必要な金物量を削減するとともに、マイクロプロ
セッサの効率を高めるものである。

〔従来の技術〕

ある種の情報処理装置（例えば保守診断制御装置等）は
、上位装置であるサービス制御装置からの指示を受は取
り、これを解釈して処理を実行する。従来のこの種の情
報処理装置では、サービス制御装置からの指示コマンド
およびデータの受は取りや指示に対する応答データの送
出のために、コマンド情報とデータとでそれぞれ専用の
受は取りおよび送出バッファをバスと制御インタフェー
スとの間に設け、これを情報処理装置内のプロセッサと
サービス制御装置との双方からアクセスできるようにし
た方式が一般的であった。

第３図に従来例情報処理装置の概略を示す。情報処理装
置１とサービス制御装置２とは制御インタフェース２０
を介して接続される。情報処理装置１はマイクロプロセ
ッサ３が、バス１０を介してメモリ装置４、入出力装置
５およびデータバッフ１１２′に接続された構成である
。データバッファ１２′はさらに制御インタフェース２
０に接続される。データバッファ１２′　は、コマンド
情報用のバッファとデータ用のバッファとを含む。

次に動作について説明する。まず、サービス制御装置２
は、制御インタフェース２０を介して、データバッファ
１２へ動作を指示するコマンド情報をセットする。この
とき指示データが必要なら同時にセットする。次にサー
ビス制御装置２は、マイクロプロセッサ３に対して、指
示情報がデータバッファ１２に揃ったことを通知する。

マイクロプロセッサ３は、データバッファからデータを
読み出して指示内容を解釈し、コマンドの実行を行う。

コマンドが読出しに関する指示で、サービス制御装置２
に対してデータを送る必要がある場合には、マイクロプ
ロセッサ３はデータをデータバッファ１２ヘセソトし、
サービス制御装置２に対してデータが揃ったことを通知
する。サービス制御装置２はデータバッファ１２の内容
を読み出す。この場合、メモリ装置４はマイクロプロセ
ッサ３の制御命令、テーブル類等の記憶に使用され、入
出力装置５は外部記憶等とのデータ授受に使用される。

ここで、データバッファ１２はレジスタ等で構成される
ため、金物量の増大という点からその保持できるデータ
量には制限がある。また、マイクロプロセッサ３の処理
を容易にするために、転送すべき情報をメモリ装置４に
格納することが一般的である。このため、転送すべきデ
ータ量がデータバッファ１２の蓄えられることができる
データ量を越えたときには、メモリ装置４からデータバ
ッファ１２へ、データを分割して転送する必要がある。

〔発明が解決しようとする問題点〕

しかし、従来の情報処理装置は、コマンドおよびデータ
のそれぞれに対して受は取りバッファおよび送出バッフ
ァが専用に必要であり金物量が増大する欠点があった。

さらにメモリ装置とサービス制御装置間でデータ転送を
行う必要がある場合においては、マイクロプロセッサが
データバッファメモリ装置間でデータ転送を行わなけれ
ばならず、マイクロプロセッサの処理実行オーバーヘッ
ドが大きく、処理性能が低下する欠点があった。

本発明は以上の問題点を解釈し、情報処理装置とサービ
ス制御装置との間のデータ転送を、金物量が少なくしか
も効率的に行うことを目的とし、さらに、このためのメ
モリアクセス；ｂす御装置を提供することを目的とする
。

〔問題点を解決するための手段〕

本発明のメモリアクセス制御装置は、ハスを介してマイ
クロプロセッサおよびメモリ装置に接続され、制御イン
タフェースを介してサービス制御装置に接続され、上記
サービス制御装置から到来した上記マイクロプロセッサ
の動作を指示するためのコマンド情報および上記サービ
ス制御装置と上記メモリ装置との間で転送されるデータ
を蓄えるデータバッファと、上記マイクロプロセッサと
上記サービス制御装置との双方から設定可能で、上記メ
モリ装置が上記コマンド情報を記憶するための領域の開
始アドレスを蓄える第一のレジスタと、上記マイクロプ
ロセッサと上記サービス制御装置との双方から設定可能
で、上記メモリー装置が上記データを記憶するための領
域の開始アドレスを蓄える第二のレジスタと、上記第一
または第二のレジスタの蓄えた値を初期値として上記メ
モリ装置のアドレス情報を発生するアドレスカウンタと
を備えたことを特徴とする。

〔作　用〕

本発明のメモリアクセス制御装置は、コマンド情報の転
送とデータの転送とに共通のデータバッファを使用し、
転送を行うメモリ装置に対するそれぞれの開始アドレス
を蓄えるために二つのレジスタを備えている。コマンド
情報とデータとで共通のデータバッファを使用すること
から、情報処理装置の金物量が削減できる。また、開始
アドレスを蓄えこれを初期値としてアドレスカウンタに
よりアドレス情報を発生することにより、情報処理装置
内のマイクロプロセッサの介在なしに、サービス制御装
置とメモリ装置との間のコマンド情報およびデータの転
送が可能となる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明実施例メモリアクセス制御装置のブロッ
ク構成図であり、第２図はこのメモリアクセス制御装置
を備えた情報処理装置のブロック構成図である。

情報処理装置ｌは、マイクロプロセッサ３、メモリ装置
４、入出力装置５およびメモリアクセス制御装置６を備
え、これらは互いにバス１０を介して接続される。メモ
リアクセス制御装置６は制御インタフェース２０を介し
てサービス制御装置２に接続される。バス１０は制？Ｉ
ＩＩ線、アドレス線およびデータ線を含む。

サービス制御装置２からのコマンドまたはデータは、制
御インタフェース２０、メモリアクセス制御装置６およ
びバス１０を介して、メモリ装置４のコマンドまたはデ
ータで区別された領域に格納される。格納が終了すると
処理の実行がマイクロプロセッサ３に指示される。マイ
クロプロセッサ３はメモリ装置４からコマンドを読み出
して解釈し、情報処理装置１内の他のコンポーネント、
例えば入出力装置５を制御して処理を実行する。このコ
マンドが読み出しを指示していたならば、実行結果をメ
モリ装置４のデータ領域に格納し、処理終了をサービス
制御装置２へ通知する。通知を受けたサービス制御装置
２は、メモリ装置４のデータ８Ｉ　ｈｌから、バス１０
、メモリアクセス制御装置６、制御インタフェース２０
を介してデータを読み出す。

メモリアクセス制御装置６は、制御回路１１、データバ
ッファ１２、選択回路１３．１６、レジスタ１４．１５
およびアドレスカウンタ１７を含む。制御回路１１は、
バス１０の制御線１（Ｈと制御インタフェース２０の制
御線１１１とに接続され、さらに、制御線１１２を介し
てメモリアクセス制御装置６内の各コンポーネントに接
続される。データバッファ１２は、バス１０の制御線１
０２と制御インタフェース２０の制御線１２１　とに接
続される。選択回路１３は、その入力がバス１０と制御
インタフェース２０とに接続され、その出力がレジスタ
１４および１５に接続される。レジスタ１４．１５の出
力は、それぞれ選択回路１６の二つの入力に接続される
。選択回路１６の出力はアドレスカウンタ１７に接続さ
れる。アドレスカウンタ１７の出力はバス１０のアドレ
ス線１７１に接続される。

制御回路１１は、制御線１０１．１１１の信号に応答し
て、制御線１０１．１１１および制御線１１２に制御信
号を出力する。制御線１１２の制御信号により、メモリ
アクセス制御装置６の各コンボ−ホントを制御する。デ
ータバッファ１２は、ハス１０と制御インタフェース２
０との間のデータをバッファリングするため、双方向バ
ッファにより構成される。選択回路１３は、バス１０と
制御インタフェース２０とを切り替えて、レジスタ１４
．１５に出力する。レジスタ１４はコマンド転送開始ア
ドレスを蓄え、レジスタ１５はデータ転送開始アドレス
を蓄える。選択回路１６は２ウ工イ選侭回路である。ア
ドレスカウンタ１７は歩進手段を含み、メモリアクセス
毎に歩進する。アドレスカウンタ１７の出力は、メモリ
装置４のアクセスアドレスとして用いられる。

次に本実施例の動作について説明する。

転送動作に先立ってレジスタ１４．１５を初期設定する
。つまりレジスタ１４にはコマンド領域の開始アドレス
を、レジスタ１５にはデータ領域の開始アドレスをそれ
ぞれ格納する。この動作は、入出力装置５のレジスタ書
込みと同様の既存機能を使用すればよいのでここでは特
に説明しない。

次に、サービス制御装置２からのコマンドおよびデータ
転送について説明する。

制御インタフェース２０からコマンド転送開始が指示さ
れると、制御回路１１はこれに応答し、レジスタ１４に
格納されているコマンド転送開始アドレスを、選択回路
１６を介してアドレスカウンタ１７ヘセノトする。この
状態でコマンド情報が転送されてくると、制御回路１１
は、制御インタフェース２゜からのコマンド情報をデー
タバッファ１２へ取り込み、アドレスカウンタ１７から
のアドレス線１７１への出力と同時に、そのコマンド情
報をバス１ｏのデータ線に送出するように制御を行う。

また、制御回路１１は、メモリ装置４への書込みタイミ
ングも作成し、バスｌＯへ送出する。このようにして、
先頭の情報がメモリ装置４へ書込まれる。次のコマンド
情報が転送されてくると、制御インタフェース２０から
のコマンド情報をデータバッファ１２へ取り込み、バス
１０のデータ線１０２へ送出し、アドレスカウンタ１７
の内容を１番地歩進し、この出力をバス１０のアドレス
線１７１へ送出する。データ線１０２のコマンド情報は
、制御回路１１により作成された書込みタイミングによ
りメモリ装置４へ書込まれる。このようにして、コマン
ド情報が転送される毎にアドレスカウンタ１７の内容を
歩進し、メモリ装置４のコマンド領域にコマンド情報を
書込む。

データ転送は以下のように行う。制御インタフェース２
０から書込みデータ転送開始が指示されると、制御回路
１１はこれに応答し、レジスタ１５に格納すしているデ
ータ転送開始アドレスを、コマンド転送の場合と同様に
選択回路１６を介してアドレスカウンタ１７ヘセソトす
る。この状態でデータが転送されてくると、コマンドと
同様に転送毎にデータ領域へ順次データを書込む。その
後に処理の実行指示が到来すると、コマンドに対応した
処理をマイクロプロセッサ３が実行する。書込み指示な
らばこれで処理は終了するが、読み出し処理の場合には
、メモリ装置４のデータ領域に格納された情報を、情報
処理制御装置２へ転送しなければならない。この場合は
、データの書込み動作の場合とデータの流れが逆である
。制御インタフェース５から読み出しデータ転送開始が
指示されると、制御回路１１はこれに応答し、レジスタ
１５に格納されているデータ転送開始アドレスをアドレ
スカウンタ１７へセットする。この状態でデータ読み出
しが指示されると、メモリ装置４のデータ領域から読み
出したデータをバス１０のデータ線１０２を介してデー
タバッファ１２ヘセツトし、制御インタフェース２０を
経由してサービス制御装置２へ送出する。

この動作を、アドレスカウンタ１７を歩進しながら指示
毎に行う。

このように、マイクロプロセッサ３の仲介なしに、直接
にメモリ装置４とサービス制御装置２との間で、コマン
ド転送、書込みデータ転送および読み出しデータ転送が
可能である。

また、メモリアクセス装置６には、コマンドおヨヒデー
タの転送開始アドレスをマイクロプロセッサ３およびサ
ービス制御装置２の双方からセットする機能も有してお
り、これを有効に使用することにより、多数の転送およ
び処理形態が可能となる。

一例を示せば、サービス制御装置２からコマンドおよび
データの組の開始アドレスを１組毎に更新し、メモリ装
置５上に複数コマンドとデータの列を作り、これらを一
括して処理するようにマイクロプロセッサ３に指示を行
うことにより、コマンドチェイン処理が可能となる。ま
た、メモリ装置５上にコマンドとデータの領域を２組用
意し、一つの組のエリアにコマンドおよびデータの転送
が終わったら実行指示を終了し、その処理の終了通知が
到来する前に別の領域に対してコマンドとデータを転送
して、次の指示の準備をしておくこともできる。この場
合、処理をパラレルに進めることができるので処理性能
を向上できる。このように、種々の利用が考えられる。

本機能を利用するためには、一連の処理の初めで転送開
始アドレスをセントすること、セントするときにマーイ
クロプロセッサ３と、与−ビス制御装置２が互いのセン
トに対して妨害を与えないことが必要である。

〔発明の効果〕

以上説明したように、本発明のメモリアクセス制御装置
は、サービス制御装置と情報処理装置内のメモリ装置間
のデータ転送を、専用バッファを用いることなしに転送
開始アドレスを双方からセット可能である。これにより
、コマンドおよびデータを任意のアドレスからプロセッ
サの仲介なしにバスを介して連続かつ高速に転送を行う
ことができる。したがって、情報処理装置の構成金物量
を削減し、処理性能を向上させる効果がある。

【図面の簡単な説明】

第１図は本発明実施例メモリアクセス制御装置のプロ・
７り構成図。 第２図はメモリアクセス制御装置を備えた情報処理装置
のブロック構成図。 第３図は従来例情報処理装置のブロック構成図。 ｌ・・・情報処理装置、２・・・サービス′＃Ｉ御装置
、３・・・マイクロプロセッサ、４・・・メモリ装置、
５・・・入出力装置、６・・・メモリアクセス制御装置
、１０・・・ハス、１１・・・制御回路、１２・・・デ
ータバッファ、１３．１６・・・選択回路、１４．１５
・・・レジスタ、１７・・・アドレスカウンタ、２０・
・・ｉｌＪ　ｊＨインタフェース。

Claims (1)

【特許請求の範囲】
1. （１）バスを介してマイクロプロセッサおよびメモリ装
   置に接続され、 制御インタフェースを介してサービス制御装置に接続さ
   れ、 上記サービス制御装置から到来した上記マイクロプロセ
   ッサの動作を指示するためのコマンド情報および上記サ
   ービス制御装置と上記メモリ装置との間で転送されるデ
   ータを蓄えるデータバッファと、 上記マイクロプロセッサと上記サービス制御装置との双
   方から設定可能で、上記メモリ装置が上記コマンド情報
   を記憶するための領域の開始アドレスを蓄える第一のレ
   ジスタと、 上記マイクロプロセッサと上記サービス制御装置との双
   方から設定可能で、上記メモリ装置が上記データを記憶
   するための領域の開始アドレスを蓄える第二のレジスタ
   と、 上記第一または第二のレジスタの蓄えた値を初期値とし
   て上記メモリ装置のアドレス情報を発生するアドレスカ
   ウンタと を備えたメモリアクセス制御装置。