JPS62178018A - 積分型ａ／ｄ変換器 - Google Patents
積分型ａ／ｄ変換器Info
- Publication number
- JPS62178018A JPS62178018A JP1799886A JP1799886A JPS62178018A JP S62178018 A JPS62178018 A JP S62178018A JP 1799886 A JP1799886 A JP 1799886A JP 1799886 A JP1799886 A JP 1799886A JP S62178018 A JPS62178018 A JP S62178018A
- Authority
- JP
- Japan
- Prior art keywords
- integrating
- resistor
- switch
- changing
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、積分型Ａ／Ｄ変換器、特に積分器に関するも
のである。
のである。
従来、積分型Ａ／Ｄ変換器は、逐次比較型等のものに比
べて構成が簡単であり、また高精度の測定が容易に実施
できるため、比較的低速のＡ／Ｄ変換手段として広く使
用されており、マイクロプロセッサを用いた制御系にお
いても応用されている。
べて構成が簡単であり、また高精度の測定が容易に実施
できるため、比較的低速のＡ／Ｄ変換手段として広く使
用されており、マイクロプロセッサを用いた制御系にお
いても応用されている。
ところで、′この聞分型のＡ／Ｄ変換方式では、測定レ
ンジ、又は測定分解能の切換えは、積分開始電圧及び４
ｉ１分時定数を変更する必要があり、第５図に示すよう
に、積分用オペアンプ２の出力端子２ａと反転端子２ｂ
との間に積分コンデンサ３を並列にして設け、該反転端
子２．ｂからは、並列に配設した積分抵抗４′、４″を
切り換えるスイッチ５を介して基準電位Ｖｃｃに導いて
おり、さらに、非反転端子２Ｃからは、切換スイッチ６
を介し、分圧抵抗７′、又は７″を経てそれぞれアース
して積分器１を構成することにより、前記レンジ、又は
分解能の切換えが実現されていた。
ンジ、又は測定分解能の切換えは、積分開始電圧及び４
ｉ１分時定数を変更する必要があり、第５図に示すよう
に、積分用オペアンプ２の出力端子２ａと反転端子２ｂ
との間に積分コンデンサ３を並列にして設け、該反転端
子２．ｂからは、並列に配設した積分抵抗４′、４″を
切り換えるスイッチ５を介して基準電位Ｖｃｃに導いて
おり、さらに、非反転端子２Ｃからは、切換スイッチ６
を介し、分圧抵抗７′、又は７″を経てそれぞれアース
して積分器１を構成することにより、前記レンジ、又は
分解能の切換えが実現されていた。
そして、積分型Ａ／Ｄ変換器としては、例えば第２図に
示す構成のものがあり、作用を含めて説明すると、入力
信号Ａは、増幅器８により増幅レベルシフトされた信号
りとなりコンパレータ９に入力され、一方、他の入力端
子には積分器１の出力信号Ｅが人力されている。今、出
力端子２ａと反転端子２ｂとの短絡線上に微少な放電抵
抗１０とともに設けられたリセットスイッチ１１がＯＮ
であるときは、前記出力端子２ａと反転端子２ｂとは短
絡しているで、積分コンデンサ３は放電状態となってお
り、出力Ｅは、非反転端子２ｃから基準電位Ｖｃｃへ導
かれる間に設けられた分圧抵抗１２’及びアースへ導か
れる間にある分圧抵抗１２″により決定される積分開始
電圧となっている（第３図に示す時刻ｔｏ −ｔｌ の
区間）。
示す構成のものがあり、作用を含めて説明すると、入力
信号Ａは、増幅器８により増幅レベルシフトされた信号
りとなりコンパレータ９に入力され、一方、他の入力端
子には積分器１の出力信号Ｅが人力されている。今、出
力端子２ａと反転端子２ｂとの短絡線上に微少な放電抵
抗１０とともに設けられたリセットスイッチ１１がＯＮ
であるときは、前記出力端子２ａと反転端子２ｂとは短
絡しているで、積分コンデンサ３は放電状態となってお
り、出力Ｅは、非反転端子２ｃから基準電位Ｖｃｃへ導
かれる間に設けられた分圧抵抗１２’及びアースへ導か
れる間にある分圧抵抗１２″により決定される積分開始
電圧となっている（第３図に示す時刻ｔｏ −ｔｌ の
区間）。
そして、リセットスイッチ１１が信号ＣによりＯＦＦに
なると、反転端子２ｂからＶｃｃへ導かれる間に設けら
れた積分抵抗１３と積分コンデンサ３とにより積分が開
始され、第３図に示すように時刻ｔ１において、信号Ｅ
はランプ波形となり（時刻ｔ＋ 〜ｔ２の間）、コンパ
レータ９において前記信号りと比較される。時刻ｔ２を
過ぎて、両者Ｅ、Ｄの大小関係が逆転すると、コンパレ
ータ９の出力信号Ｂは反転する。次いでリセットスイッ
チ１１がＯＮに復帰する（時刻ｔ３）ことにより、積分
コンデンサ３はリセットされ、信号Ｅ。
なると、反転端子２ｂからＶｃｃへ導かれる間に設けら
れた積分抵抗１３と積分コンデンサ３とにより積分が開
始され、第３図に示すように時刻ｔ１において、信号Ｅ
はランプ波形となり（時刻ｔ＋ 〜ｔ２の間）、コンパ
レータ９において前記信号りと比較される。時刻ｔ２を
過ぎて、両者Ｅ、Ｄの大小関係が逆転すると、コンパレ
ータ９の出力信号Ｂは反転する。次いでリセットスイッ
チ１１がＯＮに復帰する（時刻ｔ３）ことにより、積分
コンデンサ３はリセットされ、信号Ｅ。
は積分開始電圧に戻る。
ところで、前述のリセットスイッチ１１をＯＦＦにして
から、コンパレータ９の出力信号Ｂが反転するまでの時
間Ｔは、出力信号Ａの電圧に依存しているため、該時間
Ｔの間を一定の繰返しパルス信号のパルスをカウントす
ることで入力信号ＡはＡ／Ｄ変換されることになる。
から、コンパレータ９の出力信号Ｂが反転するまでの時
間Ｔは、出力信号Ａの電圧に依存しているため、該時間
Ｔの間を一定の繰返しパルス信号のパルスをカウントす
ることで入力信号ＡはＡ／Ｄ変換されることになる。
Ａ／Ｄ変換の分解能を変換するには、積分時定数を変更
すれば実現できるので、積分抵抗１３の定数をスイッチ
等を設けて切り換えればよい。
すれば実現できるので、積分抵抗１３の定数をスイッチ
等を設けて切り換えればよい。
しかしながら、上記の場合、信号Ｅは第４図（ｂ）に一
点鎖線で示すように、ランプ波形の傾斜が急になり、Ｏ
ｖに対するデータの時間Ｔｏが時間Ｔ′ｏに短縮してし
まい、結果的には、オフセットの加わったＡ／Ｄ変換デ
ータとして得られてしまうことがあり、不都合になる場
合があった。そこで、これを解消するには、同図（Ｌ）
に一点鎖線で示すように積分開始電圧を高めて時間Ｔｏ
を確保する必要があり、そのため第５図に示す構成を採
用すると、切換スイッチ５，６を同時に操作しなければ
ならないという難点がある。
点鎖線で示すように、ランプ波形の傾斜が急になり、Ｏ
ｖに対するデータの時間Ｔｏが時間Ｔ′ｏに短縮してし
まい、結果的には、オフセットの加わったＡ／Ｄ変換デ
ータとして得られてしまうことがあり、不都合になる場
合があった。そこで、これを解消するには、同図（Ｌ）
に一点鎖線で示すように積分開始電圧を高めて時間Ｔｏ
を確保する必要があり、そのため第５図に示す構成を採
用すると、切換スイッチ５，６を同時に操作しなければ
ならないという難点がある。
本発明は、庇上の事情に鑑みて、積分器において、時定
数変更用積分抵抗と積分開始電圧の初期値を変更する抵
抗とを直列に接続した両端を、積分用オペアンプの反転
入力端子及び非反転入力端子それぞれに接続するととも
に、前記２つの抵抗の接続点をある基準電圧にスイッチ
により接続する構成とすることにより、この問題点を解
決することを目的としている。
数変更用積分抵抗と積分開始電圧の初期値を変更する抵
抗とを直列に接続した両端を、積分用オペアンプの反転
入力端子及び非反転入力端子それぞれに接続するととも
に、前記２つの抵抗の接続点をある基準電圧にスイッチ
により接続する構成とすることにより、この問題点を解
決することを目的としている。
したがって、前記スイッチ１個により、Ａ／Ｄ変換の分
解能及び測定レンジを切り換えることができる。
解能及び測定レンジを切り換えることができる。
以下、本発明の一実施例を第１図に基づいて説明する。
まず、構成を述べる。
本実施例における積分器２１においては、時定数変更用
積分抵抗２２と積分開始電圧変更用抵抗２３とを直列に
接続した両端をそれぞれ、積分用オペアンプ２の反転端
子２ｂ及び非反転端子２ｃに接続し、前記２つの抵抗２
２．２３の接続点２４とある基準電位Ｖｃｃとの間をス
イッチ２５を介して接続しである。
積分抵抗２２と積分開始電圧変更用抵抗２３とを直列に
接続した両端をそれぞれ、積分用オペアンプ２の反転端
子２ｂ及び非反転端子２ｃに接続し、前記２つの抵抗２
２．２３の接続点２４とある基準電位Ｖｃｃとの間をス
イッチ２５を介して接続しである。
次に、作用を述べる。
まず、スイッチ２５がＯＦＦの状態では、積分用オペア
ンプ２の再入力端子である反転端子２ｂ、非反転端子２
ｃが同電位なので、時定数変更用積分抵抗２２と積分開
始電圧変更用抵抗２３とは、積分動作に対して無関係で
ある。
ンプ２の再入力端子である反転端子２ｂ、非反転端子２
ｃが同電位なので、時定数変更用積分抵抗２２と積分開
始電圧変更用抵抗２３とは、積分動作に対して無関係で
ある。
次に、スイッチ２５がＯＮになると、積分抵抗１３と時
定数変更用積分抵抗２２が並列になるため、時定数は小
さくなり、Ａ／Ｄ変換の分解能は低くなり測定レンジは
広がる。しかし、このままでは、前述した第４図（ｂ）
に示した状態となるので、分圧抵抗１２′と積分開始電
圧変更用抵抗２３とが並列接続されることにより分圧抵
抗比を変更し、積分開始電圧を高めて第４図（ａ）に示
した状態を実現することができる。
定数変更用積分抵抗２２が並列になるため、時定数は小
さくなり、Ａ／Ｄ変換の分解能は低くなり測定レンジは
広がる。しかし、このままでは、前述した第４図（ｂ）
に示した状態となるので、分圧抵抗１２′と積分開始電
圧変更用抵抗２３とが並列接続されることにより分圧抵
抗比を変更し、積分開始電圧を高めて第４図（ａ）に示
した状態を実現することができる。
なお、スイッチ２５を基準電位Ｖｃｃに接続するだけで
なく、他の一定の基準電位に接続することにより、時定
数を種々変更することも可能である。
なく、他の一定の基準電位に接続することにより、時定
数を種々変更することも可能である。
以上説明したように本発明は、庇上のような簡単な構成
により、１回のスイッチ操作をもって、Ａ／Ｄ変換の測
定レンジをオフセットを生ずることなく実現できるとい
う効果がある。
により、１回のスイッチ操作をもって、Ａ／Ｄ変換の測
定レンジをオフセットを生ずることなく実現できるとい
う効果がある。
第１図は、本発明の一実施例の構成図、第２図は、従来
の積分型Ａ／Ｄ変換器の構成図、第３図は、積分型Ａ／
Ｄ変換器の各信号の波形図、第４図は、測定レンジ切換
えの方法による積分波形の比較図で、第４図（ａ）は、
オフセットを生じない場合の図、第４図（ｂ）は、オフ
セットを生ずる場合の図、第５図は、従来の積分器の一
例を示す構成図である。 ２・・・・・・積分用オペアンプ ２ｂ・・・・・・反転端子 ２Ｃ・・・・・・非反転端子 ２２・・・・・・時定数変更用積分抵抗２３・・・・・
・積分開始電圧変更用抵抗２４・・・・・・接続点 ２５・・・・・・スイッチ
の積分型Ａ／Ｄ変換器の構成図、第３図は、積分型Ａ／
Ｄ変換器の各信号の波形図、第４図は、測定レンジ切換
えの方法による積分波形の比較図で、第４図（ａ）は、
オフセットを生じない場合の図、第４図（ｂ）は、オフ
セットを生ずる場合の図、第５図は、従来の積分器の一
例を示す構成図である。 ２・・・・・・積分用オペアンプ ２ｂ・・・・・・反転端子 ２Ｃ・・・・・・非反転端子 ２２・・・・・・時定数変更用積分抵抗２３・・・・・
・積分開始電圧変更用抵抗２４・・・・・・接続点 ２５・・・・・・スイッチ
Claims (1)
- 積分型Ａ／Ｄ変換器において、直列に接続された時定数
変更用積分抵抗と積分開始電圧変更用抵抗との両端を、
積分用オペアンプの反転、非反転端子にそれぞれ接続し
、更に前記両抵抗の接続点と一定の基準電位との間をス
イッチを介して接続したことを特徴とする積分型Ａ／Ｄ
変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1799886A JPS62178018A (ja) | 1986-01-31 | 1986-01-31 | 積分型ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1799886A JPS62178018A (ja) | 1986-01-31 | 1986-01-31 | 積分型ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62178018A true JPS62178018A (ja) | 1987-08-05 |
Family
ID=11959385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1799886A Pending JPS62178018A (ja) | 1986-01-31 | 1986-01-31 | 積分型ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62178018A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008099350A (ja) * | 2006-10-06 | 2008-04-24 | Fuji Electric Fa Components & Systems Co Ltd | 誘導電動機のベクトル制御装置 |
| US8159378B2 (en) | 2009-02-17 | 2012-04-17 | Samsung Electronics Co., Ltd. | Analog-to-digital conversion method using RC time constant calibrator and analog-to-digital converter therefor |
-
1986
- 1986-01-31 JP JP1799886A patent/JPS62178018A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008099350A (ja) * | 2006-10-06 | 2008-04-24 | Fuji Electric Fa Components & Systems Co Ltd | 誘導電動機のベクトル制御装置 |
| US8159378B2 (en) | 2009-02-17 | 2012-04-17 | Samsung Electronics Co., Ltd. | Analog-to-digital conversion method using RC time constant calibrator and analog-to-digital converter therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5972226A (ja) | 符号化回路 | |
| JP4301600B2 (ja) | 再構築フィルタ | |
| JP2509426B2 (ja) | デルタ−シグマ−アナログ／ディジタル変換器 | |
| JPS62178018A (ja) | 積分型ａ／ｄ変換器 | |
| JPH09167965A (ja) | 基準電圧発生回路 | |
| JPH0528129U (ja) | ２重積分型ａ／ｄ変換器 | |
| US4791405A (en) | Data converter for directly providing outputs in two's complement code | |
| JPH0578041U (ja) | ２重積分型ａ／ｄ変換器 | |
| JPS62165281A (ja) | 積分回路 | |
| JPS62145927A (ja) | デ−タ変換装置 | |
| JPH0795690B2 (ja) | Ａ／ｄ変換器 | |
| JPS6022679Y2 (ja) | Ｄ／ａコンバ−タ | |
| RU2060586C1 (ru) | Преобразователь напряжения в интервал времени | |
| SU1008900A1 (ru) | Преобразователь код-аналог | |
| JPS6016017A (ja) | パルス幅電圧変換器 | |
| JPH0766038B2 (ja) | 集積回路装置 | |
| JPS6196811A (ja) | 信号変換回路 | |
| JP2841401B2 (ja) | 電流スイッチ回路 | |
| SU1587633A1 (ru) | Преобразователь аналогового сигнала в частоту с импульсной обратной св зью | |
| SU1483638A1 (ru) | Преобразователь напр жение - интервал времени | |
| JPH02226326A (ja) | パルス幅出力装置 | |
| JPS62155621A (ja) | アナログ−デイジタル変換器 | |
| JPS5950612A (ja) | Ａ−ｄ変換器 | |
| JPH06216777A (ja) | 発振検出装置 | |
| JPH02159122A (ja) | アナログ・デジタル信号変換器 |