JPS6217879A

JPS6217879A - デ−タ記憶装置

Info

Publication number: JPS6217879A
Application number: JP15715885A
Authority: JP
Inventors: Shuichi Mano; 修一真野; Koichi Nakajo; 中條　孝一
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1985-07-17
Filing date: 1985-07-17
Publication date: 1987-01-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野〉本発明はデータ記Ｗ１装置に関し、特にデータ記憶容量
の改善に関する。

（従来の技術）ある一定時間ごとに測定時間や測定条イ２［、測定値等
を出力する装置（例えば、ハイブリッド・レコーダ等）
からバス・インターフェースを介してデータを取出し、
これを記憶し、また記憶したデータを所望により適宜読
出ずことのできる、例えば半導体メモリやフロッピーデ
ィスク装置等のデ−タ記憶装置はＪ：＜知られている。

（発明が解決しようとする問題点）しかしなから、従来のこの種のデータ記憶装置では、バ
ス・インターフェースを介して取出したデータはそのま
まのデータ型式で記憶しでいたため、データを記憶する
のに児合うだりの記憶容量を必要とするという問題点か
あ′）た。

本発明の目的は、この様な点に鑑み、ハイブリッド・（
ノコーダ等からの出力データを記憶４る際、データを分
離・圧縮し、限らねた記憶容量の中に多くのデータを格
納すると共に、データを読出す時は分離・圧縮されたデ
ータを元のデータ型式に再生して出力することができる
ようにし、記憶容量の有効利用を図り１０るデータ記憶
装置を提供づ−ることにある。

（問題点を解決するための手段）この様な目的を達成するために本発明では、前記共通的
な項目データのみを記憶するための共通部データ用メモ
リと、前記共通的な項目データ以外のデータを記憶覆−るため
の個別データ用メ［りと、入力データを前記共通的な項［］データとそれ１ス外の
データに分離し、↓ξ通的な項に］デデーが１）ｆＩ回
のり゛ンプリング時のデータと不一致の場合（二の１）
そのア′−タをサンプルポイン１へ・データど対にしｒ
：前記共通部データ用メモリに送出し、ｊｔ連通的４項
目データ以外のア゛−夕はリーンプルポインｊ〜・１′
−夕と灼にして前記個別データ用メ王りに送出りるデー
タ分離・圧縮回路と、前記共通部データ用メ七りから読出されたリンプルポイ
ント・データと前記個別データ用メＵりから読出された
サンプルポイン１〜・データとを比較し、一致した時は
今回読出したデータを共通的な項［１データとし、また
一致し４丁いＯｈは前回読出したデータを共通的な項目
データとし、この環１］アータと個別データ用メモリか
ら読出したデータとを合成して元のデータ型式に再生し
て出力するｆ−夕合成回路とを具備したことを特徴とでる。

（実施例）以下図面を用いて本発明の詳細な説明する。第１図は本
発明に係るデータ記憶装置の一実施例を示す概念的構成
図である。図において、１はデータ分離・圧縮回路、２
は共通部データ用メモリ、３は個別データ用メモリ、４
はデータ合成回路である。

データ分離・圧縮回路１には、例えばハイブリッド・レ
コーダやデータ・ロガー等から、ある一定時間Ｔ（ｓｅ
ｃ　）ごとに多チャンネルの電圧や温度等のデータＤＬ
が入力される。Ｔ時間間隔ごとに入力される一連の各デ
ータセットは例えば第２図に示すような内容であって、
日付、時へ１１、並びに各チャンネルのヘッダー情報、
レンジ情報、データ及び単位情報から成り立っている。

日付データのＹＹは年情報、ＭＭは月情報、ＤＤは日情
報、時刻データのＨＨは時情報、ＭＭは分情報、ＳＳは
秒情報をそれぞれ表わす。

各チャンネルデータにおいて、Ｈはヘッダー情報、Ｒは
レンジ情報、ＤＤＤＤＤはデータ、Ｕは単位情報である
。ヘッダー情報は、これに続くレンジ、データ、　１１
位の情報がイのセラ１−の最終チャネルであることを示
で情報である。

第３図１ユデータの流れを示す図である。データ分離・
圧縮回路１は、例えば第２図のフォーマットにより入力
されたデータを、各セラ（−ごとに、共通的な項目デー
タと、共通的な項目データ以外のデータに分離し、出力
時に再生が可能なデータ型式に組立てて、前者を共通部
データ用メモリ２に格納し、後者を個別データ用メモリ
３に格納する。

共通部データ用メモリ２に格納される共通的な項目デー
タは、ここでは年月日のデータ、各ヂトネルのレンジ情
報、単位情報、ヘッダー情報であり、個別データ用メモ
リ３に格納されるデータは時刻データ、各チャネル測定
データである。年月日データは、時刻データに比べて値
の変化する回数が少ないため、変化する測定データどの
対応のみ記憶することにより記憶容量を減らずことがで
きる。また、レンジ及び単位データは、データ記憶中に
データ出力装置側で設定変更がな（プれば一定であるし
、また変更があった場合で６．設定変更されたデータに
対応した新しいレンジと単位データのみ記憶し、変更が
ない場合は記憶しないようにする。

データ合成回路４では、データ出力時にデータ分離・圧
縮回路１によりメモリ２及び３にデータを分−１・圧縮
して配憶したデータを元の入力の型式に戻す。

ここで、データ分離・圧縮回路１どデータ合成回路４に
ついて更に詳しく述べる。第４図は、ｆｒｊ回格納と変
化性格納という２つの場合についてのア゛−タ格納時と
、その再生時とのデータの流れを示す図、第５図は第１
図におけるデータ分離・圧縮回路１の詳細を示す構成図
、第６図は第１図おけるデータ合成回路の詳細をポリ構
成図である。

第５図において、１１はサンプリングコン１へロール回
路で、サンプリングデータの受信ど、他の回路のコント
ロールを行う。１２はデータ分離・圧縮回路で、第４図
におけるＤｎデータ、Ｍｎデータの分離、あるいはＤｎ
データ、Ｍｎデータがアスキーコード等の時はこれをバ
イナリ−データに圧縮する。Ｄｎは、［１ｆ−Ｊ、ヘッ
ダー、レンジ、単位等変化時のみ記憶覆るデータであり
、一方Ｍｎは測定値で、毎回記憶り−るデータである。

１３はディレーバッファで、Ｄｎデータの前回値を保持
するラッチである。１４は］ンパレータで、ディレーバ
ッファ１３の出力とデータ分離・圧縮回路１２の出力を
比較し、等しい時はメモリ２への書込み信号と、アドレ
スカウンタ１Ｇのカラン１〜指令を出力覆る。

ザンブリング二コント［］−ル回路１１によりサンプリ
ングされたデータ（Ｄｎ十Ｍｎ）はデ゛−タ分前・圧縮
回路１２において分離・圧縮され、Ｍｎについてはメモ
リ３に無条件に書込まれ、ｒ）ｎについてはコンパレー
タ１４において前回値Ｄｎ　−マと比較され、一致しな
かった時はサンプルポインタ・データ（サンプルＮＯ，
）ど共にメモリ２に書込まれる。ずなわら、第４図にポ
リように、サンプルＮｏ、Ｏから４のデータＭＯ〜Ｍ４
はそのサンプルポインタ・データと対になってメモリ３
に順次格納される。一方、データＤｎの方は、サンプル
Ｎｏ、Ｏの時のデータＤ。がサンプルＮｏ、０ど対にな
ってメモリ２に格納されるが、サンプルＮＯ，１〜３は
同じであるので格納されず、サンプルＮｏ、４になって
データが変化するとくＤｌ）そのサンプルＮｏ、と対に
してメモリ２に格納される。

アドレスカウンタ１６はメモリ２への書込みが行われた
時インクリメントされ、またアドレスカウンタ１７はメ
モリ３への書込みが行われた時インクリメントされる。

ディレーバッファ１３では今回のデータＤｎをラッチし
、次のサイクルで前回のデータとして使用できるように
する。

このようにして分離・圧縮を行ってメモリに格納された
データはデータ合成回路によって元のデータフォーマッ
トに再生される。第６図のデータ合成回路において、４
１はコンパレータで、メモリ２及び３からのサンプルポ
インタ・データを比較し、一致した時Ｄｎ用データラッ
チ４２にラツ子信号を与えると共にＤｎ用アト１ノスカ
ウンタ４６にカラン１〜信号を与える。４５はデータ出
力コン１〜ロール回路で、データ出力要求により、全回
路を制御する。４４はデータ再生回路て゛、データラッ
チ／１．２．４−３の出力データよりＤｎ、Ｍｎデータ
を元のデータ型式に再生・合成する。

このような構成のデータ合成回路においでは、データ出
力要求を受けたデータ出力層ン１〜ロール回路４５は各
部に必要な制御信号を送る。コンパレータ４１は、メモ
リ２と３から読出されＩζ（アドレスはアドレスカウン
タ４６と４７で指定される）サンプルポインタ・データ
を比較し、一致した時ラッチ信号を出力しＤｎデータを
Ｏｎ用データラッチにラッヂする。また同時にアドレス
カウンタ４６にカウント信号を与えインクリメントさせ
る。

一方データＭｎの方はデータ出力コントロール回路４５
からの制御信号により毎回データラッチ４３にラッヂさ
れ、またアドレスカウンタ／１７も毎回インクリメント
される。データラッチ４２゜４３の出力データはデータ
再生回路４４に導かれ、そのまま合成することにより、
第４図に示すように元のデータ型式に再生される。この
再生データはデータ出力コントロール回路４５を経由（
）て出力される。

以上述べたようにして、データを分Ｒ１シ、データＤｎ
が連続して重複４る場合にはメモリへの重複格納を避け
るようにデータ圧縮を行うことによってメモリの使用効
率を高めている。

なお、本発明は実施例に限定されることなく、他の構成
によっても同様の目的を）ヱ成し、その効果を期待する
ことができる。

（発明の効果）以−１二説明したように、本発明によれば、記憶データ
を圧縮することにより記憶するデータより少ない容量の
記憶で、元のデータを再生することができるので、デー
タ記憶装置の小型化、大容量化を実現することかできる
。

【図面の簡単な説明】

第１図は本発明に係るデータ記憶装置の一実施例を示す
概念的構成図、第２図はＴ時間間隔ごとに入力されるデ
ータを説明するための図、第３図はデータの流れをポリ
図、第４図はデータ格納時と再生時のデータの流れを示
す図、第５図は第１図におけるデータ分離・圧縮回路１
の詳細を示Ｊ構成図、第６図は第１図お（プるデータ合
成回路の詳細を示す構成図である。１・・・データ分離・圧縮回路、２・・・共通部データ
用メモリ、３・・・個別データ用メモリ、４・・・デー
タ合成回路、１１・・・サンプリングコントロール回路
、１２・・・データ分離・圧縮回路、１３・・・ディレ
ーバッフ１．１４．４１・・・コンパレータ、１５・・
・ゲート、１６．４６・・・Ｄｎ用アドレスカウンタ、
１７゜４７・・・Ｍｎ用アドレスカウンタ、４２．４３
・・・データラッチ、４４・・・データ再生回路、４５
・・・データ出力コン（〜ロール回路。＼・・Ｃつ１トヘ瓢

Claims

【特許請求の範囲】多数のデータとそのデータに対し共通的な項目データか
らなる多数のデータの書込み及び読出しが可能に構成さ
れたデータ記憶装置において、前記共通的な項目データ
のみを記憶するための共通部データ用メモリと、前記共通的な項目データ以外のデータを記憶するための
個別データ用メモリと、入力データを前記共通的な項目データとそれ以外のデー
タに分離し、共通的な項目データが前回のサンプリング
時のデータと不一致の場合にのみそのデータをサンプル
ポイント・データと対にして前記共通部データ用メモリ
に送出し、共通的な項目データ以外のデータはサンプル
ポイント・データと対にして前記個別データ用メモリに
送出するデータ分離・圧縮回路と、前記共通部データ用メモリから読出されたサンプルポイ
ント・データと前記個別データ用メモリから読出された
サンプルポイント・データとを比較し、一致した時は今
回読出したデータを共通的な項目データとし、また一致
しない時は前回読出したデータを共通的な項目データと
し、この項目データと個別データ用メモリから読出した
データとを合成して元のデータ型式に再生して出力する
データ合成回路とを具備したことを特徴とするデータ記憶装置。