JPS62183696A - キラ−回路 - Google Patents
キラ−回路Info
- Publication number
- JPS62183696A JPS62183696A JP2612386A JP2612386A JPS62183696A JP S62183696 A JPS62183696 A JP S62183696A JP 2612386 A JP2612386 A JP 2612386A JP 2612386 A JP2612386 A JP 2612386A JP S62183696 A JPS62183696 A JP S62183696A
- Authority
- JP
- Japan
- Prior art keywords
- buffer
- output
- killer
- voltage
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、カラーＴＶ受像機などの色信号処理回路にお
いて白黒信号の受信時に色信号再生回路の動作を自動的
に停止させる色消去回路、いわゆるキラー回路に関し、
特に色信号処理集積回路（ＩＣ）に適したキラー回路に
関するものである。
いて白黒信号の受信時に色信号再生回路の動作を自動的
に停止させる色消去回路、いわゆるキラー回路に関し、
特に色信号処理集積回路（ＩＣ）に適したキラー回路に
関するものである。
従来、この種のキラー回路は、第５図に示すように、バ
ースト信号１１とその信号に位相ロックしたサブキャリ
ア１２が入力される同期検波器２１と、定電流源２２−
３と抵抗２２−７からなるレベル設定回路２２と、この
レベル設定回路２２の直流電位を基準レベルとして同期
検波器２１の出力が入力される比較器２３とを有し、こ
の比較器２３の比較出力により色信号を増幅する増幅器
などの色信号再生回路（図示せず）の動作を停止させて
その出力をしゃ断するものとなっている。このとき、レ
ベル設定回路２２は、同期検波器２１の負荷２１−８と
同様にして定電流源２２−１と抵抗２２−！によって直
流電位をつ〈シ、その負荷２１−８と抵抗２２−２の抵
抗値を変えることにより電位差をつけて比較器２３への
入力としている。なお、同期検波器２１は、バースト信
号１１が入力されるトランジスタ２１−ｔ、２１−ｔと
、サブキャリア１２が入力されるトランジスタ２１−８
〜２１−６ とから構成される通常周知のプロダクト検
波器などが使用されており、バースト信号１１とサブキ
ャリア１２との位相差に応じた直流電圧を検波出力とし
て取り出すものとなっている。また、トランジスタ２１
−ｓ 、２１−ｔのエミッタ側の定電流源２１−７とレ
ベル設定回路２２の定電流源２２−１とは、それぞれの
電流値Ｉ 、 １．とすると１＝２１１ になるように
設定されている。
ースト信号１１とその信号に位相ロックしたサブキャリ
ア１２が入力される同期検波器２１と、定電流源２２−
３と抵抗２２−７からなるレベル設定回路２２と、この
レベル設定回路２２の直流電位を基準レベルとして同期
検波器２１の出力が入力される比較器２３とを有し、こ
の比較器２３の比較出力により色信号を増幅する増幅器
などの色信号再生回路（図示せず）の動作を停止させて
その出力をしゃ断するものとなっている。このとき、レ
ベル設定回路２２は、同期検波器２１の負荷２１−８と
同様にして定電流源２２−１と抵抗２２−！によって直
流電位をつ〈シ、その負荷２１−８と抵抗２２−２の抵
抗値を変えることにより電位差をつけて比較器２３への
入力としている。なお、同期検波器２１は、バースト信
号１１が入力されるトランジスタ２１−ｔ、２１−ｔと
、サブキャリア１２が入力されるトランジスタ２１−８
〜２１−６ とから構成される通常周知のプロダクト検
波器などが使用されており、バースト信号１１とサブキ
ャリア１２との位相差に応じた直流電圧を検波出力とし
て取り出すものとなっている。また、トランジスタ２１
−ｓ 、２１−ｔのエミッタ側の定電流源２１−７とレ
ベル設定回路２２の定電流源２２−１とは、それぞれの
電流値Ｉ 、 １．とすると１＝２１１ になるように
設定されている。
しかし、上記した従来のキラー回路は、電源（Ｖｅｃ）
を基準として抵抗２２−７と定電流源２２□によって設
定される直流電位と同期検波器２１の出力を比較器２３
への入力としているので、それら回路素子の整合性がう
まくとれ危いとオフセットが生じやすくなり、そのオフ
セットや同期検波器２１の利得バラツキ、電源（Ｖ ｃ
ｃ ）変動などによりキラーレベルが大きく変化する
という問題点があった。
を基準として抵抗２２−７と定電流源２２□によって設
定される直流電位と同期検波器２１の出力を比較器２３
への入力としているので、それら回路素子の整合性がう
まくとれ危いとオフセットが生じやすくなり、そのオフ
セットや同期検波器２１の利得バラツキ、電源（Ｖ ｃ
ｃ ）変動などによりキラーレベルが大きく変化する
という問題点があった。
本発明は、上記のような問題点を解消するだめになされ
たもので、キラー回路を集積回路で構成する際にその回
路オフセットなどによるキラーレベルの設定誤差を小さ
くすることができるキラー回路を提供することを目的と
する。
たもので、キラー回路を集積回路で構成する際にその回
路オフセットなどによるキラーレベルの設定誤差を小さ
くすることができるキラー回路を提供することを目的と
する。
本発明に係るキラー回路は、バースト信号とその信号に
位相ロックしたサブキャリアが入力される同期検波器と
、この同期検波器の検波出力を上記バースト信号のタイ
ミングとそれ以外のタイミングでそれぞれサンプルホー
ルドする第１および第２のサンプルホールド回路と、こ
れら第１および第２のサンプルホールド回路でサンプル
ホールドされた電圧を伝えるそれぞれのバッファと、上
記バースト信号以外のタイミングでサンプルホールドさ
れた電圧を伝える上記バッファの後の電圧をシフトする
シフト回路と、このシフト回路でシフトされた電圧と上
記バースト信号のタイミングでサンプルホールドされた
電圧を伝える上記バッファの電圧が入力される比較器と
を備え、上記比較器の出力に基づき色信号再生回路の動
作を制御するようにしたものである。
位相ロックしたサブキャリアが入力される同期検波器と
、この同期検波器の検波出力を上記バースト信号のタイ
ミングとそれ以外のタイミングでそれぞれサンプルホー
ルドする第１および第２のサンプルホールド回路と、こ
れら第１および第２のサンプルホールド回路でサンプル
ホールドされた電圧を伝えるそれぞれのバッファと、上
記バースト信号以外のタイミングでサンプルホールドさ
れた電圧を伝える上記バッファの後の電圧をシフトする
シフト回路と、このシフト回路でシフトされた電圧と上
記バースト信号のタイミングでサンプルホールドされた
電圧を伝える上記バッファの電圧が入力される比較器と
を備え、上記比較器の出力に基づき色信号再生回路の動
作を制御するようにしたものである。
本発明においては、比較の基準となるべき直流電圧も同
期検波器の出力をサンプルホールドして設定することに
よ勺、そのキラースレッショルドが基準の電位の変動と
共に変化することと々シ、回路オフセットや利得バラツ
キ、電源変動などによるキラーレベルの設定誤差を小さ
くできる。
期検波器の出力をサンプルホールドして設定することに
よ勺、そのキラースレッショルドが基準の電位の変動と
共に変化することと々シ、回路オフセットや利得バラツ
キ、電源変動などによるキラーレベルの設定誤差を小さ
くできる。
以下、本発明を図面に示す実施例につき説明する。
第１図は本発明によるキラー回路の一実施例を示す基本
的な回路構成図である。第１図において、１はバースト
信号１１とそれに位相ロックしたサブキャリア１２が入
力される従来と同様のプロダクト検波器などからなる同
期検波器、２はこの同期検波器１の出力をバースト信号
１１のタイミングでサンプルホールドするアナログスイ
ッチ２−１゜コンデンサ２−２からなる第１のサンプル
ホールド回路、３は同じく同期検波器１の出力をバース
ト信号以外のタイミングでサンプルホールドするだめの
アナログスイッチ３−３．コンデンサ３−７からなる第
２のサンプルホールド回路であシ、これらサンプルホー
ルド回路２．３は、各アナログスイッチ２．，３−１に
パーストゲートパルス発生器９よＣパーストゲートパル
スが加えられることにより、そのパーストゲートパルス
でアナログスイッチ２−１がバースト期間のみオンして
いるときはアナログスイッチ３−１はオフしてバースト
期間以外にオンするものとなっている。４，５は前記各
サンプルホールド回路２，３でサンプルホールドされた
電圧をそれぞれ伝えるバッファであり、このバッファ５
の出力電圧つまシ第２のサンプルホールド回路３でサン
プルホールドされた電圧が、比較の基準となるべき直流
電圧として抵抗６および定電流源７から構成されるシフ
ト回路に加えられる。そして、このシフト回路の抵抗６
と定電流源７によって設定される所定の直流レベルとバ
ッファ４の出力電圧つま９第１のサンプルホールド回路
２でサンプルホールドされた電圧が比較器８に入力され
ることにより、この比較器８の出力に基づき従来と同様
に色信号再生回路の動作を制御するものとなっている。
的な回路構成図である。第１図において、１はバースト
信号１１とそれに位相ロックしたサブキャリア１２が入
力される従来と同様のプロダクト検波器などからなる同
期検波器、２はこの同期検波器１の出力をバースト信号
１１のタイミングでサンプルホールドするアナログスイ
ッチ２−１゜コンデンサ２−２からなる第１のサンプル
ホールド回路、３は同じく同期検波器１の出力をバース
ト信号以外のタイミングでサンプルホールドするだめの
アナログスイッチ３−３．コンデンサ３−７からなる第
２のサンプルホールド回路であシ、これらサンプルホー
ルド回路２．３は、各アナログスイッチ２．，３−１に
パーストゲートパルス発生器９よＣパーストゲートパル
スが加えられることにより、そのパーストゲートパルス
でアナログスイッチ２−１がバースト期間のみオンして
いるときはアナログスイッチ３−１はオフしてバースト
期間以外にオンするものとなっている。４，５は前記各
サンプルホールド回路２，３でサンプルホールドされた
電圧をそれぞれ伝えるバッファであり、このバッファ５
の出力電圧つまシ第２のサンプルホールド回路３でサン
プルホールドされた電圧が、比較の基準となるべき直流
電圧として抵抗６および定電流源７から構成されるシフ
ト回路に加えられる。そして、このシフト回路の抵抗６
と定電流源７によって設定される所定の直流レベルとバ
ッファ４の出力電圧つま９第１のサンプルホールド回路
２でサンプルホールドされた電圧が比較器８に入力され
ることにより、この比較器８の出力に基づき従来と同様
に色信号再生回路の動作を制御するものとなっている。
次に、上記実施例構成の動作を第２図乃至第４図を参照
して説明する。クロマ信号の第２図（−）に示すバース
ト信号１１とそれと同位相の第２図（ｂ）に示すキャリ
ア１２が同期検波器１に入力されると、この同期検波器
１の出力は第３図（−）のＡのようになる。このとき、
パーストゲートパルス発生器９からパーストゲートパル
スが第１および第２のサンプルホールド回路２，３の各
アナログスイッチ２−．，３−１に送出されると、第１
のサンプルホールド回路２はそのアナログスイッチ２−
Ｉがオンするバースト期間のみ同期検波器１の出力をコ
ンデンサ２−１にサンプルホールドするとともに、第２
のサンプルホールド回路３はアナログスイッチ３−２が
オンするバースト期間以外の同期検波器ｌの出力をコン
デンサ３−２にサンプルホールドして、これらサンプル
ホールドされた直流電圧がそれぞれバッファ４，５に入
力される。これにより、各バッファ４，５の出力はそれ
ぞれ第３図（ｂ）のＢ。
して説明する。クロマ信号の第２図（−）に示すバース
ト信号１１とそれと同位相の第２図（ｂ）に示すキャリ
ア１２が同期検波器１に入力されると、この同期検波器
１の出力は第３図（−）のＡのようになる。このとき、
パーストゲートパルス発生器９からパーストゲートパル
スが第１および第２のサンプルホールド回路２，３の各
アナログスイッチ２−．，３−１に送出されると、第１
のサンプルホールド回路２はそのアナログスイッチ２−
Ｉがオンするバースト期間のみ同期検波器１の出力をコ
ンデンサ２−１にサンプルホールドするとともに、第２
のサンプルホールド回路３はアナログスイッチ３−２が
オンするバースト期間以外の同期検波器ｌの出力をコン
デンサ３−２にサンプルホールドして、これらサンプル
ホールドされた直流電圧がそれぞれバッファ４，５に入
力される。これにより、各バッファ４，５の出力はそれ
ぞれ第３図（ｂ）のＢ。
Ｃに示すような直流レベルとなる。なお、バッファ４の
直流レベルＢはバースト入力レベルの大小によって第３
図の点線で示すように変化するが、バッファ５の直流レ
ベルＣは一定となる。したがって、バッファ５の出力Ｃ
を基準として抵抗６と定電流源７によって所定の直流レ
ベルを設定すると、比較器８はその設定レベルとバッフ
ァ４の出力Ｂを比較して、その出力としてキラー制御信
号が得られる。
直流レベルＢはバースト入力レベルの大小によって第３
図の点線で示すように変化するが、バッファ５の直流レ
ベルＣは一定となる。したがって、バッファ５の出力Ｃ
を基準として抵抗６と定電流源７によって所定の直流レ
ベルを設定すると、比較器８はその設定レベルとバッフ
ァ４の出力Ｂを比較して、その出力としてキラー制御信
号が得られる。
これについて第４図を用いて詳述すると、第４図におい
て、バッファ４の出力電圧Ｂは同期検波器１の利得によ
って決まる直線性を有し、バースト入力が零のときはバ
ッファ５の出力電圧Ｃと同電位となる。また、Ｄはバッ
ファ５の出力電圧Ｃを基準として設けられたスレッショ
ルド電圧で、抵抗６の値と定電流源７によって決められ
、バッファ５の出力電圧との電位差Ｅはバッファ５の出
力電圧が変化しても変わらない。したがって、上記スレ
ッショルド電圧りとバッファ４の出力電圧Ｂの交点にお
いて比較器８よりキラー制御信号が得られるので、電位
差Ｅを可変することによシ、キラーレベルが自由に得ら
れる。また、同期検波器１の出力に直流オフセットがあ
る場合、つまシ第４図におけるバッファ４の出力電圧Ｂ
の直線が平行移動（傾き一定）した場合、バッファ５の
基準レベルＣもそれに伴って変化するので、キラーレベ
ルは変化しない。さらに、同期検波器１の利得が変化す
る。つまり第４図のバッファ４の出力電圧Ｂの傾きが変
化する場合を考えると、同期検波器１の利得と電位差Ｅ
をつくる回路とをそれぞれ抵抗比で決まるようにしてお
けば、集積回路内のバラツキは少なくなるので、上記傾
きが小さくなれば、電位差Ｅも少々くなり、キラーレベ
ルの変化を少なくできる利点を奏する。
て、バッファ４の出力電圧Ｂは同期検波器１の利得によ
って決まる直線性を有し、バースト入力が零のときはバ
ッファ５の出力電圧Ｃと同電位となる。また、Ｄはバッ
ファ５の出力電圧Ｃを基準として設けられたスレッショ
ルド電圧で、抵抗６の値と定電流源７によって決められ
、バッファ５の出力電圧との電位差Ｅはバッファ５の出
力電圧が変化しても変わらない。したがって、上記スレ
ッショルド電圧りとバッファ４の出力電圧Ｂの交点にお
いて比較器８よりキラー制御信号が得られるので、電位
差Ｅを可変することによシ、キラーレベルが自由に得ら
れる。また、同期検波器１の出力に直流オフセットがあ
る場合、つまシ第４図におけるバッファ４の出力電圧Ｂ
の直線が平行移動（傾き一定）した場合、バッファ５の
基準レベルＣもそれに伴って変化するので、キラーレベ
ルは変化しない。さらに、同期検波器１の利得が変化す
る。つまり第４図のバッファ４の出力電圧Ｂの傾きが変
化する場合を考えると、同期検波器１の利得と電位差Ｅ
をつくる回路とをそれぞれ抵抗比で決まるようにしてお
けば、集積回路内のバラツキは少なくなるので、上記傾
きが小さくなれば、電位差Ｅも少々くなり、キラーレベ
ルの変化を少なくできる利点を奏する。
以上のように本発明のキラー回路によれば、比較の基準
となるべき直流電圧も同期検波器の出力をサンプルホー
ルドして設定し、そのキラースレッショルドを基準の電
位の変動と共に変化するようにしたので、従来のものに
比べて回路オフセットや利得バラツキ、電源変動による
キラーレベルの設定誤差を小嘔くすることができ、色信
号処理集積回路として実用上すぐれた効果がある。
となるべき直流電圧も同期検波器の出力をサンプルホー
ルドして設定し、そのキラースレッショルドを基準の電
位の変動と共に変化するようにしたので、従来のものに
比べて回路オフセットや利得バラツキ、電源変動による
キラーレベルの設定誤差を小嘔くすることができ、色信
号処理集積回路として実用上すぐれた効果がある。
第１図は本発明の一実施例を示す回路構成図、第２図お
よび第３図は第１図の実施例の動作説明に供する主要部
の信号波形図、第４図は同じく第１図の実施例における
動作および作用効果の説明に供する説明図、第５図は従
来のキラー回路の一例を示す回路構成図である。 １・・・・同期検波器、２，３・・・・サンプルホール
ド回路、２−１ ＋３−１ ・・・・アナログスイッチ
、２−、．３−ｚ・・・・コンデンサ、４，５・・・・
バッファ、６・・・・抵抗、７・φ・ｅ定電流源、、８
・・・・比較器、９・・・・パーストゲートパルス発生
器。
よび第３図は第１図の実施例の動作説明に供する主要部
の信号波形図、第４図は同じく第１図の実施例における
動作および作用効果の説明に供する説明図、第５図は従
来のキラー回路の一例を示す回路構成図である。 １・・・・同期検波器、２，３・・・・サンプルホール
ド回路、２−１ ＋３−１ ・・・・アナログスイッチ
、２−、．３−ｚ・・・・コンデンサ、４，５・・・・
バッファ、６・・・・抵抗、７・φ・ｅ定電流源、、８
・・・・比較器、９・・・・パーストゲートパルス発生
器。
Claims (1)
- バースト信号とその信号に位相ロックしたサブキャリア
が入力される同期検波器と、この同期検波器の出力を上
記バースト信号のタイミングとそれ以外のタイミングで
それぞれサンプルホールドする第１および第２のサンプ
ルホールド回路と、これら第１および第２のサンプルホ
ールド回路でサンプルホールドされた電圧を伝えるそれ
ぞれのバッファと、上記バースト信号以外のタイミング
でサンプルホールドされた電圧を伝える上記バッファの
後の電圧をシフトするシフト回路と、このシフト回路で
シフトされた電圧と上記バースト信号のタイミングでサ
ンプルホールドされた電圧を伝える上記バッファの電圧
が入力される比較器とを備え、上記比較器の出力に基づ
き色信号再生回路の動作を制御するようにしたことを特
徴とするキラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2612386A JPS62183696A (ja) | 1986-02-07 | 1986-02-07 | キラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2612386A JPS62183696A (ja) | 1986-02-07 | 1986-02-07 | キラ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62183696A true JPS62183696A (ja) | 1987-08-12 |
Family
ID=12184787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2612386A Pending JPS62183696A (ja) | 1986-02-07 | 1986-02-07 | キラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62183696A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0292004A (ja) * | 1988-09-29 | 1990-03-30 | Omron Tateisi Electron Co | 電子回路の調整装置 |
-
1986
- 1986-02-07 JP JP2612386A patent/JPS62183696A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0292004A (ja) * | 1988-09-29 | 1990-03-30 | Omron Tateisi Electron Co | 電子回路の調整装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960012801B1 (ko) | 2개의 샘플 홀드 회로를 사용한 리플 제거 위상 검출기 | |
| JPS61234674A (ja) | サンプルホ−ルド回路 | |
| JPH01181564A (ja) | 電荷転送装置の出力回路 | |
| KR970011512B1 (ko) | 샘플링 비 유도 장치 | |
| JPH01259628A (ja) | Ａ／ｄ変換器 | |
| US4596956A (en) | Current amplifiers | |
| JPH07131677A (ja) | ビデオ信号のサグ補正回路 | |
| JPS58184892A (ja) | 検波回路 | |
| JP2587173Y2 (ja) | 電流レンジ付定電流発生装置 | |
| JPS60154399A (ja) | サンプルホ−ルド回路 | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JPH0434582Y2 (ja) | ||
| JP2598902B2 (ja) | 同期信号雑音除去装置 | |
| JPS6144412B2 (ja) | ||
| JPS637081A (ja) | 映像信号処理装置 | |
| JPS61187470A (ja) | 電荷結合素子駆動回路 | |
| JPH0322763A (ja) | クランプ回路 | |
| JPH0473832B2 (ja) | ||
| SU813762A1 (ru) | Преобразователь сигнала | |
| JPH0690126A (ja) | アナログスイッチ回路 | |
| JPH0632788Y2 (ja) | 正弦波信号の移相回路 | |
| JPS60241373A (ja) | 差動増幅回路 | |
| JP2671371B2 (ja) | 位相比較器 | |
| JPH0193206A (ja) | パルスカウント型検波装置 | |
| JPH0370929B2 (ja) |