JPS62206870A - 溝容量形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は溝容量形成方法に関するものである。

〔従来の技術〕

ダイナミックメモリ集積回路のメモリセルにおいて、セ
ルの面積を縮小させるために基板表面に溝を掘り、その
側壁に絶縁膜を導電性層ではさんだ構造の容量部を形成
する方法がある。従来の溝容量形成方法の代表的な一例
を第３図（ａ）〜（ｎ）に示す。以下、図に従って従来
方法を説明する。まず、シリコン基板１上にシリコン酸
化膜２を形成し、引き続きシリコン窒化膜３を堆積した
のち、フォトレジスト４を塗布し、リソグラフィ法によ
ってフォトレジスト４をバターニングする（第３図（ａ
））、次に、フォトレジスト４をマスクにして異方性の
反応性イオンエツチング法によってシリコン窒化膜３、
シリコン酸化膜２及びシリコン基板１を垂直にエツチン
グして溝りを形成する（第３図（ｂ））、次にフォトレ
ジスト４を剥離し、熱酸化法によって溝りの側壁及び底
面に溝酸化膜５を形成する（第３図（Ｃ））。次に、フ
ォトレジスト４を塗布して、基板表面を平坦化する（第
３図（ｄ））。

次に等方性のプラズマエツチング法によってフォトレジ
スト４を選択的にエッチバックし、フォトレジスト４の
表面の位置がシリコン基板１とシリコン酸化膜２との界
面の位置より、あらかじめ定められた一定の深さだけ深
くなった時点でエツチングを中止する（第３図（ｅ））
。次にフォトレジスト４をマスクにして溝酸化膜５をエ
ツチングし、溝酸化膜５のうち側壁の露出している部分
だけをエツチングして、この部分でシリコン基板１を露
出させる（第３図（ｆ））。次にフォトレジスト４を剥
離する（第３図（ｇ））。次にＣＶＤ法によってノンド
ープポリシリコン膜６を前面に堆積する（第３図（ｈ）
）。次に拡散炉を用いて、ノンドープポリシリコン膜６
にリンを拡散することによってリンドープポリシリコン
膜８を形成する（第３図（ｉ））。

次に異方性の反応性イオンエツチング法によって、リン
ドープポリシリコン膜８を垂直にエツチングし、リンド
ープポリシリコン膜８のうち溝の外の部分と溝の底面の
部分を除去する（第３図（ｊ））。

次に絶縁膜１７を全面に形成し、引き続きノンドープポ
リシリコン膜１０を全面に堆積する（第３図（ｋ））。

次に拡散炉を用いて、ノンドープポリシリコン膜１０に
リンを拡散することによってリンドープポリシリコン膜
１１を形成し、引き続きノンドープポリシリコン膜１２
を充分に厚く堆積して表面を平坦化する（第３図（Ｑ）
）。次にプラズマエツチング法によってノンドープポリ
シリコン膜１２及びリンドープポリシリコン膜１１をエ
ツチングし、溝の外部のリンドープポシリコン膜１１が
完全に除去された時点でエツチングを中止する（第３図
（ｍ））。

最後に熱酸化法を用いてノンドープポリシリコン膜１２
及びリンドープポリシリコン膜１１の上部を熱酸化し、
フィールド酸化膜１３を形成し、かつその際の熱処理に
よってリンドープポリシリコン８からシリコン基板１中
にリンを拡散させて、リンしみだし領域１６を形成して
、溝容量を完了する（第３図（ｎ））、リンしみだし領
域１６はこのあと、シリコン基板１の表面に形成される
ｎ形ＭＯＳトランジスタのソースｎ十拡散領域と結合す
るために形成される。フィールド酸化膜１３の形成は素
子分離と配線部分の寄生ＭＯ３ｔ−ランジスタのしきい
値電圧を高い値にするために必要であり、かつ結晶欠陥
によるデバイス特性の劣化につながる形成時の力学的応
力の発生を極力抑えるために高温の熱酸化で行う必要が
ある。

〔発明が解決しようとする問題点〕

ところが、上述した従来の方法においてはこの熱処理工
程においてリンドープポリシリコン８からのリンのしみ
だしが多く、リンしみだし領域１６の占める大きさが大
きくなり、ＭＯＳトランジスタ形成時のソース領域の大
きさを、リンしみだし領域１６の大きさを見込んで大き
くしなければならず、メモリセルの大きさを小さく抑え
る上でこれが欠点となっていた。

本発明はこのような欠点を、リンしみだし領域１６の大
きさを必要最低限に抑えることによって克服した溝容量
の形成方法を提供するものである。

〔問題点を解決するための手段〕

本発明は半導体基板上に溝を形成し、　ＩＪｉｊ記溝の
上端部を除く側壁及び底面に絶縁膜を形成し、引き続き
、ある定まった不純物の拡散係数が前気絶縁膜における
値より充分に大きい非絶縁性の第１の薄膜を、不純物を
含まない状態で溝側壁及び底面に形成し、引き続き、表
面から拡散法によって前記第１の薄膜内に前記不純物を
拡散し、その後の熱処理工程において前記溝の上端部の
絶縁膜の形成されていない部分から半導体基板への不純
物の拡散を行うことによって容量用電極を形成する工程
を含む溝容量形成方法において、前記第１の薄膜を形成
したのちに、前記表面からの拡散法による拡散の前に、
前記不純物の拡散係数が前記第１の薄膜における値より
充分に小さい第２の薄膜を、平行性のよい膜堆積を行う
方法によって、基板表面と溝側壁の交線に垂直な面内に
、基板表面に垂直な方向から互いに逆方向に傾いた２方
向より同時にあるいは逐次的に溝外部から溝側壁の上部
へかけて堆積し、その際の傾ける角度を、第１の薄膜内
の第２の薄膜の下端に接している部分がら第１の薄膜と
半導体基板との界面までの距離が、その後の熱処理によ
って前記不純物が前記第１の薄膜内の第２の薄膜の下端
に接している部分から前記第１の薄膜と半導体基板との
界面まで拡散し、さらに、前記半導体基板あるいは前記
半導体基板上にすでに形成されている素子あるいは前記
半導体基板上に、のちに形成される素子と電気的に結合
するために必要な最低限の距離だけ半導体基板中へ拡散
する距離となるような角度に設定することを特徴とする
溝容量形成方法である。

〔作用〕

次に本発明の作用・原理について第２図を用いて説明す
る。溝容量を用いたメモリ集積回路においては溝容量は
メモリセル内で電荷を蓄積することによって１ビット分
の情報の記憶をつかさどるために用いられる。従って、
溝容量部はメモリ集積回路内で同じ構造、同じ大きさの
ものが規則正しく配置され、溝の向き、幅、深さは単一
である。

本発明はこの事実を前提とし、溝の形状を利用したもの
である。

即ち、第２図（ａ）に示すようにシリコン基板１の表面
に溝構造が形成されているとき、斜め方向から平行性の
よい粒子ビームを入射させると一方の溝の肩の部分が入
射ビームに対するマスクとしてはたらき、溝の反対側の
側壁の下側の部分には粒子が到達しないようにすること
ができる。入射する物質、及び条件を入射物質が堆積す
る条件に設定すると溝外部及び溝の一方の側壁の上部に
のみ、入射物質を堆積させることができる。この原理を
を用い、第２図（ａ）に示すようにノンドープポリシリ
コン６がシリコン基板１の全面を覆った構造において、
斜め方向からシリコン窒化膜７を堆積さ。

せ１次に第２図（ｂ）に示すように逆の斜め方向から再
度、シリコン窒化膜７を堆積させることによって、溝の
外部及び、溝の側壁の上部のノンドープポリシリコン膜
６をシリコン窒化膜７で覆うことができる。こののち、
リン拡散工程を行うとノンドープポリシリコン膜６の溝
の底面及び側壁の下部にのみリンを拡散させることがで
きる。実際の溝容量形成工程においては最終的に溝容量
が形成されるまでにフィールド酸化１漠形成工程など熱
の加わる工程があるので、ノンドープポリシリコン膜６
の下部の部分とシリコン基板１の間にリン拡散防止膜が
あれば、リン拡散工程で導入されたリンはｉ「記の熱処
理工程を通じてノンドープポリシリコン１良６の上部に
向かって拡散し、上部に達したのちにはじめてシリコン
基板１に向かって拡散するので、第２図（ａ）の１回目
のスパッタシリコン窒化物の入射方向１８と第２図゛（
ｂ）の２回目のスパッタシリコン窒化物の入射方向１９
とをあらかじめ都合のよい値に設定することによって溝
容量形成のためのすべての熱処理工程が終了した時点に
おけるリンのシリコン基板１内への拡散量が、ＭＯＳト
ランジスタのソース領域との電気的な結合の観点で必要
最低限な量となるようにすることができる。

〔実施例〕

以下、本発明の実施例について第１図（ａ）〜（ｐ）を
参照して詳細に説明する。ただし、溝容量形成に関係し
た工程にのみ限定する。図において、ボロン濃度Ｉ　Ｘ
　１０”／ａｌのｐ形基板１上に９５０℃の熱酸化法に
より膜厚４７０人のシリコン酸化膜２を形成し、引き続
き、ＣＶＤ法により１６５０人のシリコン窒化膜３を堆
積する。次にフォトレジスト４を１μｍ塗布し、リソグ
ラフィ法によって幅１μ園の開口溝を作成し第１図（ａ
）の構造を得る。次にフォトレジスト４をマスクとして
異方性の反応性イオンエツチング法によってシリコン窒
化膜３、シリコン酸化膜２及びシリコン基板１を垂直に
躯ツチングし、深さ２μｍの溝りを形成する（第１図（
ｂ））。

次にフォトレジスト４を剥離し、熱酸化法によって溝り
の側壁及び底面に厚さ１４００人の溝酸化膜５を形成す
る（第１図（Ｃ））。次に、フォトレジスト４を厚さ５
μｍだけ塗布し表面を平坦化する（第１図（ｄ））、次
に等方性のプラズマエツチング法によってフォトレジス
ト４を選択的にエッチバックし、フォトレジスト４の表
面の位置がシリコン基板１とシリコン酸化膜２の界面の
位置より、０．２μｍだけ深い位置でエツチングを中止
する（第１図（ｅ））。

次にフォトレジスト４をマスクにして溝酸化膜５をエツ
チングし、溝酸化瞑５のうち、側壁の露出している部分
だけをエツチングして、この部分でシリコン基板１を露
出させる（第１図（ｆ））。次にフォトレジスト４を剥
離する（第１図（ｇ））。次にＣＶ［）法によってノン
ドープポリシリコン膜６を３８００人全面１堆積する（
第１図（ｈ））、次に乾式熱酸化法により、ノンドープ
ポリシリコン膜６の表面を薄く酸化する。次にＥＣｎプ
ラズマスパッタ堆積装置を用い、シリコン基板１に垂直
な方向を溝の肩の辺を軸にして７．６″傾けた２方向か
らイオンビームを入射して厚さ５００人のスパッタシリ
コン窒化膜７を堆積させる（第１図（ｉ））。このとき
溝の下部は溝の肩の影に入るのでスパッタシリコン窒化
膜７は堆積しない。スパッタシリコン窒化膜７の下端は
、溝酸化膜５の上端より約１μｍ低い位置となる。次に
拡散炉を用いてノンドープポリシリコン［６にリンを拡
散することによってリンドープポリシリコン膜８を形成
する（第１図（ｊ））。このとき、前工程で堆積したス
パッタシリコン窒化膜７がリン拡散の防止膜として機能
するので、ノンドープポリシリコン［６のうち、゛上部
はリンが拡散されずに残ることになる。次にリン酸系の
エツチング液を用いてスパッタシリコン窒化膜をエツチ
ングで除去する（第１図（ｋ））。次に異方性の反応性
イオンエツチング法によってリンドープポリシリコン膜
８及びノンドープポリシリコン膜６を垂直にエツチング
し、ノンドープポリシリコン膜６のうちの溝の外の部分
、及びリンドープポリシリコンＩＩ！Ｉ８のうちの溝の
底面の部分を除去する（第１図（ｎ））、次に厚さ３０
０人の絶縁膜１７を全面に堆積し、引き続き厚さ２７０
０人のノンドープポリシリコン膜１０を全面に堆積する
（第１図（ｍ））。次に拡散炉を用いて、ノンドープポ
リシリコン膜１０にリンを拡散することによってリンド
ープポリシリコン膜１１を形成し、引き続きノンドープ
ポリシリコン膜１２を約２．５μ戴堆積して表面を平坦
化する（第１図（ｎ））。次にプラズマエツチング法に
よってノンドープポリシリコン膜１１が完全に除去され
た時点でエツチングを中止する（第１図（０））。最後
に湿式熱酸化法を用いて、ノンドープポリシリコン膜１
２及びリンドープポリシリコン膜１１の上部を熱酸化し
、厚さ約４２００人のフィールド酸化膜１３を形成する
。その際の温度と酸化時間の組み合わせを１０００℃、
２時間の近辺で選び酸化時間より約２０分短い時間でノ
ンドープポリシリコン膜６の内部のリンドープポリシリ
コン膜８からの粒界に沿ったリン拡散が終了し、残りの
２０分間をシリコン基板“１の内部へのリン拡散工程と
見なせるようにすることができる。この工程中、リンド
ープポリシリコン［１１からノンドープポリシリコン＠
１２の内部にリンが拡散し、セルプレート１４が形成さ
れ、また、リンドープポリシリコン膜８からノンドープ
ポリシリコン膜６の内部にリンが拡散し、容量・ポリシ
リコン膜１５が形成される（第１図（ｐ））。シリコン
基板１の内部へ拡散したリンは横幅約０．１μ−のリン
しみ出し領域１６を形成する。従来法ではフィールド酸
化膜形成工程以前にリンドープポリシリコン膜８とシリ
コン基板１が接しているため、フィールド酸化膜形成後
のリンしみ出し領域１６の幅は０．８μｍを越えてしま
うくらいの大きな領域を占めてしまう。この領域はＭｏ
ｓ　トランジスタのソース領域と容量ポリシリコン膜１
５とを電気的に結合するためにのみ必要であり、０．１
μＩもあれば充分である。本発明によればリンしみ出し
領域１６の幅を必要最低限に抑えることができ、従って
、メモリセルのサイズを大幅に減少させることに関して
卓絶した効果を発揮するものである。

尚、本発明に関する上記の実施例ではｎ−チャネルＭＯ
Ｓトランジスタを用いた溝キヤパシタ１トランジスタメ
モリセルに適用することを想定しているが、一般的にあ
らゆる形態の溝キャパシタの製造方法として適用可能で
あり、従って拡散させる不純物の伝導のタイプ、不純物
の種類を限定するものではなく、また半導体基板も当然
シリコン基板に限るものではない。

〔発明の効果〕

本発明によれば、従来の溝容量形成方法の欠点であった
、ドープトポリシリコンと半導体基板との直接接触部か
らの基板への不純物のしみ出しを必要最低限に抑制する
ことができ、溝容量１トランジスタメモリセルの高集積
化に卓絶した効果を発揮できるものである。

【図面の簡単な説明】

第１図（ａ）〜（ρ）は本発明の溝容量形成方法の一実
施例を示す一連の工程図、第２図（ａ）、　（ｂ）は本
発明の原理・作用を示すための概念図、第３図（ａ）〜
（ｎ）は従来の溝容量形成方法を示す一連の工程図であ
る。

Claims (1)

【特許請求の範囲】
1. （１）半導体基板上に溝を形成し、前記溝の上端部を除
   く側壁及び底面に絶縁膜を形成し、引き続き、ある定ま
   った不純物の拡散係数が前記の絶縁膜における値より充
   分に大きい非絶縁性の第１の薄膜を、不純物を含まない
   状態で溝側壁及び底面に形成し、引き続き、表面から拡
   散法によって前記第１の薄膜内に前記不純物を拡散し、
   その後の熱処理工程において前記溝の上端部の絶縁膜の
   形成されていない部分から半導体基板への不純物の拡散
   を行うことによって容量用電極を形成する工程を含む溝
   容量形成方法において、前記第１の薄膜を形成したのち
   に、前記表面からの拡散法による拡散の前に、前記不純
   物の拡散係数が前記第１の薄膜における値より充分に小
   さい第２の薄膜を、平行性のよい膜堆積を行う方法によ
   って、基板表面と溝側壁の交線に垂直な面内に、基板表
   面に垂直な方向から互いに逆方向に傾いた２方向より同
   時にあるいは逐次的に溝外部から溝側壁の上部へかけて
   堆積し、その際の傾ける角度を、第１の薄膜内の第２の
   薄膜の下端に接している部分から第１の薄膜と半導体基
   板との界面までの距離が、その後の熱処理によって前記
   不純物が前記第１の薄膜内の第２の薄膜の下端に接して
   いる部分から前記第１の薄膜と半導体基板との界面まで
   拡散し、さらに、前記半導体基板あるいは前記半導体基
   板上にすでに形成されている素子あるいは前記半導体基
   板上に、のちに形成される素子と電気的に結合するため
   に必要な最低限の距離だけ半導体基板中へ拡散する距離
   となるような角度に設定することを特徴とする溝容量形
   成方法。