JPS62221160A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS62221160A JPS62221160A JP61065324A JP6532486A JPS62221160A JP S62221160 A JPS62221160 A JP S62221160A JP 61065324 A JP61065324 A JP 61065324A JP 6532486 A JP6532486 A JP 6532486A JP S62221160 A JPS62221160 A JP S62221160A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- current
- diborane
- cvd
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
逆スタガード形薄膜トランジスタのＯＮ・ＯＦＦ比を向
上するため、アモルファス・シリコン層をプラズマ化学
気相成長法により形成する際に、シランに対するジボラ
ンの添加量を次第に増加させて形成することにより、該
アモルファス・シリコン層の導電形を電子導電形より真
性導電形に徐々に変えて形成する方法。
上するため、アモルファス・シリコン層をプラズマ化学
気相成長法により形成する際に、シランに対するジボラ
ンの添加量を次第に増加させて形成することにより、該
アモルファス・シリコン層の導電形を電子導電形より真
性導電形に徐々に変えて形成する方法。
本発明はＯＦＦ電流を低減させた薄膜トランジスタの製
造方法に関する。
造方法に関する。
薄膜トランジスタ（略称ＴＰＴ）はプラズマ化学気相成
長法（略称Ｐ−ＣＶＤ法）や真空蒸着法などの薄膜形成
技術を用いてガラスなどの絶縁基板上にアモルファス・
シリコン（以下略してａ−Ｓｉ）からなる半導体層、窒
化珪素や二酸化珪素などの絶縁層や金属層などを形成す
ると共に、これと写真蝕刻技術（ホトリソグラフィ）を
組合わせて微細パターンを選択エツチングすることによ
り作られている。
長法（略称Ｐ−ＣＶＤ法）や真空蒸着法などの薄膜形成
技術を用いてガラスなどの絶縁基板上にアモルファス・
シリコン（以下略してａ−Ｓｉ）からなる半導体層、窒
化珪素や二酸化珪素などの絶縁層や金属層などを形成す
ると共に、これと写真蝕刻技術（ホトリソグラフィ）を
組合わせて微細パターンを選択エツチングすることによ
り作られている。
かかる技術を使用すると広い面積に亙ってトランジスタ
・アレイを形成できることからＴＰＴはアクティブマト
リックス形の液晶表示パネルやエレクトロルミネッセン
ス（略称ＥＬ）表示パネルにおけるスイッチング素子と
して使用されている。
・アレイを形成できることからＴＰＴはアクティブマト
リックス形の液晶表示パネルやエレクトロルミネッセン
ス（略称ＥＬ）表示パネルにおけるスイッチング素子と
して使用されている。
かかる用途においては各トランジスタは何れも無欠陥で
あると共にＯＮ・ＯＦＦ比が優れていることが必要であ
る。
あると共にＯＮ・ＯＦＦ比が優れていることが必要であ
る。
アクティブマトリックス形の液晶表示パネルやＥＬ表示
パネルに使用するＴＰＴには逆スタガード形が多い。
パネルに使用するＴＰＴには逆スタガード形が多い。
第２図は逆スタガード形ＴＰＴの断面構造を示す・もの
で、この製造方法を簡単に説明すると次のようになる。
で、この製造方法を簡単に説明すると次のようになる。
ガラス基板１の上に真空蒸着法によりクローム（Ｃｒ）
を約１０００人の厚さに形成し、写真蝕刻技術を用いて
ゲート電極２をパターンニングする。
を約１０００人の厚さに形成し、写真蝕刻技術を用いて
ゲート電極２をパターンニングする。
次に、Ｐ−ＣＶＤ法を用い、窒化珪素層（ＳｉＮ層）を
約３０００人の厚さに形成してゲート絶縁層３を形成す
る。
約３０００人の厚さに形成してゲート絶縁層３を形成す
る。
次に、この上に同様にＰ−ＣＶＤ法を用いてａ −Ｓｉ
層を約１０００人の厚さに形成して半導体層４を形成し
た後、この上に同様にｐ−ｃｖｏ法により二酸化珪素（
Ｓｔ（ｈ）層を約１０００人の厚さに形成し、チャネル
保護層５とする。
層を約１０００人の厚さに形成して半導体層４を形成し
た後、この上に同様にｐ−ｃｖｏ法により二酸化珪素（
Ｓｔ（ｈ）層を約１０００人の厚さに形成し、チャネル
保護層５とする。
次に、ゲート電極２の直上部にレジストパターンを形成
した後、化学エツチングしてチャネル保護層５の部分の
みを残してＳｉ０２層を除去した後、そのままの状態で
ｐ−ｃｖｏ法によりｎ＋ａｉｉ層を約５００人の厚さに
形成してコンタクト層６を形成する。
した後、化学エツチングしてチャネル保護層５の部分の
みを残してＳｉ０２層を除去した後、そのままの状態で
ｐ−ｃｖｏ法によりｎ＋ａｉｉ層を約５００人の厚さに
形成してコンタクト層６を形成する。
次に、この上に真空蒸着法によりアルミニウム（Ａｎり
を約１０００人を厚さに形成した後、チャネル保護層５
の上のレジストを溶解除去する。
を約１０００人を厚さに形成した後、チャネル保護層５
の上のレジストを溶解除去する。
次にＴＰＴ形成領域のみにレジストを被覆し、これをマ
スクとしてＡ１層、ｎ＋ａ−８ｉ層、ａ−ＳＬ層、Ｓｉ
Ｎ層と順次エツチングして素子分離を行うことにより、
ドレイン電極７とソース電極８を上部に備えた逆スタガ
ード形ＴＦＴが形成されている。
スクとしてＡ１層、ｎ＋ａ−８ｉ層、ａ−ＳＬ層、Ｓｉ
Ｎ層と順次エツチングして素子分離を行うことにより、
ドレイン電極７とソース電極８を上部に備えた逆スタガ
ード形ＴＦＴが形成されている。
か＼るスタガード形ＴＰＴにおいて、ＯＮ状態では電流
はゲート電極２の上に形成されている半導体層４を通っ
てソース電極８とドレイン電極７との間を流れるが、シ
ラン（ＳｉＨ，）を反応ガスとじてプラズマ分解して形
成されているａ −Ｓｉ層はそのま＼では導電形がｎ形
の半導体であり、そのためにＯＦＦ状態でも電極間の抵
抗は充分には高（なく、それによりＯＮ・ＯＦＦ比とし
て６〜７桁程度しかとることができず、この改良が要望
されていた。
はゲート電極２の上に形成されている半導体層４を通っ
てソース電極８とドレイン電極７との間を流れるが、シ
ラン（ＳｉＨ，）を反応ガスとじてプラズマ分解して形
成されているａ −Ｓｉ層はそのま＼では導電形がｎ形
の半導体であり、そのためにＯＦＦ状態でも電極間の抵
抗は充分には高（なく、それによりＯＮ・ＯＦＦ比とし
て６〜７桁程度しかとることができず、この改良が要望
されていた。
以上記したように従来のＴＰＴはＯＦＦ電流が充分に少
なくないためにスイッチングに際してＯＮ −ＯＦＦ比
が高くないことが問題である。
なくないためにスイッチングに際してＯＮ −ＯＦＦ比
が高くないことが問題である。
上記の問題は逆スタガード形ＴＰＴの製造プロセスにお
いて、ａ−３ｉ層をＰ−ＣＶＤ法により形成する際に、
シランに対するジボランの添加量を徐々に増加させ、該
ａ −５ｉＮの導電形を当初の電子導電形より徐々に真
性導電形に変化させて形成するＴＰＴの製造方法をとる
ことにより解決することができる。
いて、ａ−３ｉ層をＰ−ＣＶＤ法により形成する際に、
シランに対するジボランの添加量を徐々に増加させ、該
ａ −５ｉＮの導電形を当初の電子導電形より徐々に真
性導電形に変化させて形成するＴＰＴの製造方法をとる
ことにより解決することができる。
本発明はＯＮ電流をそのままとしてＯＦＦ電流を減少さ
せる方法として半導体層４においてチャネル保護層５に
近い側を高抵抗化することにより実現するものである。
せる方法として半導体層４においてチャネル保護層５に
近い側を高抵抗化することにより実現するものである。
すなわちゲート電極２とアース間に電圧を印加すると半
導体層４の中にチャネルが形成されてドレイン電極７と
ソース電極８間がＯＮ状態となり、一方ゲート電極に電
圧の印加が無い場合はＯＦＦ状態となるが、シラン（Ｓ
ｉＨ４）のプラズマ分解によって得られるａ −５ｉ半
導体層はもともと僅かながらｎ形の導電性を示している
ためにＯＦＦ電流が充分に低くすることはできない。
導体層４の中にチャネルが形成されてドレイン電極７と
ソース電極８間がＯＮ状態となり、一方ゲート電極に電
圧の印加が無い場合はＯＦＦ状態となるが、シラン（Ｓ
ｉＨ４）のプラズマ分解によって得られるａ −５ｉ半
導体層はもともと僅かながらｎ形の導電性を示している
ためにＯＦＦ電流が充分に低くすることはできない。
そこで、本発明は半導体層４をＰ−ＣＶＤ法により形成
する際にＳｉｎ、の中に三価の元素を僅かづつ導入し、
層形成が終わる段階で真性導電形となるようにするもの
である。
する際にＳｉｎ、の中に三価の元素を僅かづつ導入し、
層形成が終わる段階で真性導電形となるようにするもの
である。
すなわち、ＳｉＨ４を反応ガスとしてＰ−ＣＶＤ装置に
供給してＰ−ＣＶＤを行い、予定膜厚の約１７２まで成
長させた段階からジボラン（Ｂ、１Ｉ６）の添加を°開
始し、この量を次第に増加させて成長するａ −５ｉ層
の抵抗率を高め、最終段階で真性導電体とするものであ
る。
供給してＰ−ＣＶＤを行い、予定膜厚の約１７２まで成
長させた段階からジボラン（Ｂ、１Ｉ６）の添加を°開
始し、この量を次第に増加させて成長するａ −５ｉ層
の抵抗率を高め、最終段階で真性導電体とするものであ
る。
このようにすると、ＴＰＴのＯＦＦ時の電流値はチャネ
ル保護層５と接する半導体層４の抵抗によって決まるこ
とからＯＦＦ ｉｉ流の減少が実現する。
ル保護層５と接する半導体層４の抵抗によって決まるこ
とからＯＦＦ ｉｉ流の減少が実現する。
逆スタガード形ＴＰＴの製造に当たり、今まで半導体層
の形成はＰ−ＣＶＤ装置にゲート絶縁層３の形成が終わ
った被処理基板をセットし、水素（１ガスをキャリアと
しＳｉＨｍを濃度１０％とし、流量を２００（ＳＣＣＭ
５ｔａｎｄａｒｄ Ｃｕｂｉｃ Ｃｅｎｔｉｍｅｔｅ
ｒの略）に調節して行っていた。
の形成はＰ−ＣＶＤ装置にゲート絶縁層３の形成が終わ
った被処理基板をセットし、水素（１ガスをキャリアと
しＳｉＨｍを濃度１０％とし、流量を２００（ＳＣＣＭ
５ｔａｎｄａｒｄ Ｃｕｂｉｃ Ｃｅｎｔｉｍｅｔｅ
ｒの略）に調節して行っていた。
そこで、本発明は予定する膜厚１０００人の１７２の厚
さである約５００人の膜厚にまでａ −５ｔが成長した
段階で濃度０．０１％のＢｔＨｈの導入を開始し、最終
段階で流量を０．ＯＩＳＣＣＭにした。
さである約５００人の膜厚にまでａ −５ｔが成長した
段階で濃度０．０１％のＢｔＨｈの導入を開始し、最終
段階で流量を０．ＯＩＳＣＣＭにした。
このようにすると、最終段階ではＳｉＨ４に対するＢ
、Ｉ＋ 、の添加量は０．５ｐｐｏ＋となりａ −３ｉ
は真性導電形となる。
、Ｉ＋ 、の添加量は０．５ｐｐｏ＋となりａ −３ｉ
は真性導電形となる。
第１図は処理時間に対するＳｉＨ４とＢ、Ｈ，との添加
量の関係を示す実施例であって、横軸にはプラズマＣＶ
Ｄの処理時間を、また縦軸にはＳｉＨ４の流量とＢ２Ｈ
４の流量を記しである。
量の関係を示す実施例であって、横軸にはプラズマＣＶ
Ｄの処理時間を、また縦軸にはＳｉＨ４の流量とＢ２Ｈ
４の流量を記しである。
このようにして形成した厚さが１０００人のａ −Ｓｉ
層を備え、ゲート長が１０μｍ、ゲート幅が２００μの
ＴＰＴについてゲート電極にＩＯＶ、 ドレイン電極
に１０ｖの電圧を印加してＯＮ電流とＯＦＦ電流を測定
したところ、ＯＮ電流は１０−’Ａと従来と変わらない
が、ＯＦＦ電流は１０−” Ａと従来の１０−” Ａよ
り２Ｈｉ向上することができた。
層を備え、ゲート長が１０μｍ、ゲート幅が２００μの
ＴＰＴについてゲート電極にＩＯＶ、 ドレイン電極
に１０ｖの電圧を印加してＯＮ電流とＯＦＦ電流を測定
したところ、ＯＮ電流は１０−’Ａと従来と変わらない
が、ＯＦＦ電流は１０−” Ａと従来の１０−” Ａよ
り２Ｈｉ向上することができた。
このように本発明の実施によりＯＮ・ＯＦＦ比を８桁に
まで向上することができた。
まで向上することができた。
以上記したように本発明の実施によりＯＦＦ電流を低減
することができ、ＴＰＴの品質向上が可能となる。
することができ、ＴＰＴの品質向上が可能となる。
第１図はａ −Ｓｔ半導体層の形成条件を示す説明図、
第２図は逆スタガード形ＴＰＴの断面構造図、である。
図において、
Claims (1)
- 逆スタガード形薄膜トランジスタの製造プロセスにおい
て、アモルファス・シリコン層をプラズマ化学気相成長
法により形成する際に、シランに対するジボランの添加
量を徐々に増加させ、該アモルファス・シリコン層の導
電形を当初の電子導電形より徐々に真性導電形に変化さ
せて形成することを特徴とする薄膜トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61065324A JPH0732256B2 (ja) | 1986-03-24 | 1986-03-24 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61065324A JPH0732256B2 (ja) | 1986-03-24 | 1986-03-24 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62221160A true JPS62221160A (ja) | 1987-09-29 |
| JPH0732256B2 JPH0732256B2 (ja) | 1995-04-10 |
Family
ID=13283615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61065324A Expired - Lifetime JPH0732256B2 (ja) | 1986-03-24 | 1986-03-24 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732256B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275672A (ja) * | 1989-03-30 | 1990-11-09 | Nippon Steel Corp | 薄膜トランジスター |
-
1986
- 1986-03-24 JP JP61065324A patent/JPH0732256B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02275672A (ja) * | 1989-03-30 | 1990-11-09 | Nippon Steel Corp | 薄膜トランジスター |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0732256B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6235559B1 (en) | Thin film transistor with carbonaceous gate dielectric | |
| JP4018625B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| CN102598281B (zh) | 具有多个掺杂硅层的薄膜晶体管 | |
| JPH08228011A (ja) | 半導体装置およびその製造方法 | |
| JPH03187215A (ja) | シリコン薄膜の製造方法 | |
| US5808316A (en) | Microcrystal silicon thin film transistor | |
| JPH05304171A (ja) | 薄膜トランジスタ | |
| KR20000072230A (ko) | 액정디스플레이용 비정질 실리콘 박막 트랜지스터 제조 방법 | |
| JP3901460B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| JP2010141224A (ja) | 半導体装置およびその製造方法 | |
| JPS62221160A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0897436A (ja) | 薄膜半導体素子とその製造方法 | |
| JP3292240B2 (ja) | 薄膜トランジスタ素子及びその製造方法 | |
| JPH04323875A (ja) | 半導体装置の製造方法 | |
| KR100200346B1 (ko) | 콘택층을 가지는 박막 트랜지스터 및 그 제조 방법 | |
| JP3388076B2 (ja) | スタガ型薄膜トランジスタの製造方法 | |
| KR0139741B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01128572A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01227475A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JPH03263323A (ja) | プラズマｃｖｄ窒化珪素膜の形成方法 | |
| KR930009547B1 (ko) | SiNx/a-Si 계면 형성 방법 | |
| JPH02196470A (ja) | 薄膜トランジスタとその製造方法 | |
| KR100641627B1 (ko) | 비정질 박막트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |