JPH02275672A

JPH02275672A - 薄膜トランジスター

Info

Publication number: JPH02275672A
Application number: JP7976089A
Authority: JP
Inventors: Yasumitsu Ota; 泰光太田; Shusuke Mimura; 秀典三村
Original assignee: Nippon Steel Corp
Current assignee: Nippon Steel Corp
Priority date: 1989-03-30
Filing date: 1989-03-30
Publication date: 1990-11-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は密着型イメージセンサ、アクティブマトリラス
液晶表示装置などに用いられる薄膜トランジスターに関
するものである。特に、本発明は、製造が容易でかつ高
性能を発揮する薄膜トランジスターに関するものである
。

（従来の技術）近年、多結晶または非晶質半導体により形成された薄膜
トランジスタ（Ｔ　Ｐ　Ｔ）が注目されている。このＴ
ＰＴは、単結晶半導体を用いた場合よりは特性は劣るも
のの、低コストであり、また大面積の基板上に素子を形
成できることから、例えは、密着型イメージセンサ、ア
クティブマトリックス液晶表示装置用のスイッチ素子と
しての応用が考えられている。

例えば、第４ａＳｂ図は、それぞれ従来の薄膜トランジ
スターの構成の一例を示すものである。

第４ａ図は、スタガード型（エフ、シー、ローら、プロ
シーディング　オブ　ザ　アイイーイーイー６１　１２
９　（１９７Ｂ−１）　ＣＩ’、　Ｃ，Ｌｗｏ、、　ｅ
ｔ、　ａｌ、＋　Ｐｒｏｃ、　　ＩＥＥＥ　６１１２９
　（１９７３−１）コ）として知られるものであり、絶
縁性基板１上に、一対のソース・ドレイン電極２、この
ソース・ドレイン電極２とオーミックに接続された半導
体層３、この半導体層３とゲート電極５との絶縁性を保
つ絶・縁層４、およびゲート電極５を順に積層してなる
ものである。また第４ｂ図は、逆スタガード型として知
られるものであり、絶縁性基板１七に、ゲート電極５、
このゲート電極５と半導体層３との絶縁性を保つ絶縁層
４、半導体層３、およびこの半導体層３とオーミックに
接続された一対のソース・ドレイン電極１を順に積層し
てなるものである。なお、この逆スタガード型のＴＰＴ
は、従来、まず第５ａ図に示すように、まず絶縁性基板
１上に所定パターンのゲート電極５を形成し、次いで第
５ｂ図に示すように、その上をゲート絶縁膜４、半導体
層３で覆った後、全面をソース・ドレイン電極２形成材
質によりさらに覆い、第５Ｃ図に示すようにソース・ド
レイン電極２を形成しようとする所望の部位のみをフォ
トレジストアでマスキングし、マスキングされなかった
部位のソース・ドレイン電極２形成材質をエツチングし
て、第５ｄ図に示すように所望形状のものとして形成さ
れるものである。

このように従来より、薄膜トランジスターとして種々の
措造のものが知られているが、これらはいずれも、第４
Ｃ図に示すようにソース・ドレイン′屯極２が、直線的
に平行に配列されているものである（例えば、松村正清
、小田俊理、テレビジョン学会誌、１９８８年、第１３
１頁）。

しかしながら、このようにＴＰＴにおいて、ソース・ド
レイン電極２が直線的に平行に配列されていると、■オ
ン時のドレイン電流が低い、■浮遊容量が大きい、■応
答速度が遅い、■製造歩留まりが悪い、■形状が大きい
等の欠点が生じるものであった。

すなわち、まず■として述べた点は、以下の理由からく
るものである。ゲート絶縁膜４および半導体層３が同一
であるＴＰＴにおいて、オン時により大きなドレイン電
流を得るには、前記のごときソース・ドレイン電極２の
配列を取る限り、ＴＰＴの形状を太き（するしかないが
、ＴＰＴの形状を大きくすると、ＴＰＴを液晶デイスプ
レィ等に応用した場合、開口率が減少してしまう。ここ
で、ＴＰＴのドレイン電流ＩＤは、電流の飽和領域でＩ　ｏ　　＝　　（Ｗ／　Ｌ　）　　・μ・Ｃ１・Ｖ６
　・ＶＤ（但し、式中、ＷはＴＰＴのチャンネル幅、Ｌ
はＴＰＴのチャンネル長、μは電界効果移動度、Ｃ１は
単位面積当りのゲート絶縁膜による容量、Ｖｏはゲート
電圧、ＶＤはドレイン電圧である。）と表わされるが、
従来製造されている非晶質シリコンＴＰＴの代表的な値
、例えばμ＝０．　５ｃＪ／ｖ”ｓｃｃを用いて、ＴＰ
Ｔの大きさを見積ってみると、非晶質シリコンナイトラ
イドゲート絶縁膜の厚さを３００ＯＡとすると、Ｖｃ　
＝Ｖｏ　＝３０Ｖで、ＩＤ＝１ｍＡを得るためには、（
Ｗ／　Ｌ　’）〉１２６となる。これは、Ｌ＝５μｍ（
この値は、現在開発されているＴＰＴのチャンネル長で
は一番短い）としても、Ｗ＝６３０μｍとなり、通常用
いられる液晶デイスプレィの一画素よりも大きくなって
しまう。また、第５　ａ　−ｄ図に示したような通常の
ＴＰＴの製造プロセスを用いると、ソース・ドレイン電
極２パターンとゲート電極５パターンのフォトマスク合
わせの精度の関係からゲート電極５の幅をチャンネル長
しよりも大きくする必要があった。そのためソースφド
レイン電極２とゲート電極５との重なり部分ｇにおいて
、浮遊容量が存在するが、ＴＰＴの形状を大きくすると
、この浮遊容量も増加する。この浮遊容量はＴＰＴの性
能に非常に大きな影響を及ぼす。浮遊容量は、ｇ＝１μ
ｍ（この値はＴＰＴの現在のマスク合せの精度としては
非常に難しい値である。）としても、前記のチャンネル
長およびチャンネル幅では０．２ｐＦと大きな値となる
。このため、実際には（Ｗ／Ｌ）＝１０程度で、Ｖ６＝
ＶＤ−３０Ｖでの工。は数十μＡ程度である。

また、■に述べた点に関し、浮遊容量を減少させるため
、できる限りチャンネル長しと同じ幅のケート電極５を
用いる必要があるが、そうするとソース・ドレイン電極
２パターンとゲート電極５パターンとのフォトマスク合
せは、非常に困難であり、どうしても限界がある。そこ
で実際にはゲート電極５の幅をチャンネル長しより数μ
ｍ程度大きくしている。そのため、ソース・ドレイン電
極２とゲート電極１との重なり部分ρが存在し、これが
浮遊容量の原因となっているものである。

■に述べた点は、ゲート電極５パターンとソース・ドレ
イン電極２パターンのマスク合わせの精度により、チャ
ンネル長の限界は５μｍ程度で、それ以上短くできず、
キャリアーの走行に時間がかかるために生じる問題であ
る。

また、■に述べた点は、上記のごとく浮遊容量を減少さ
せるため、できるかぎりチャンネル長と同じ幅のゲート
電極を用いようとするが、そうするとソース・ドレイン
電極２パターンとゲート電極５とのフォトマスク合せは
、非常に困難であり、ソース・ドレイン電極２パターン
とゲート電極５パターンとの間にズレが生じ、実行的な
チャンネル長が減少したり、ソース・ドレイン電極２と
ゲート電極５との重なりが生じたりし、ＴＰＴの特性か
一定しないために発生する問題である。

さらに、■に述べた点は、大きなオン時のドレイン電流
を得たいため、どうしても（Ｗ／　Ｌ　）比を大きくせ
ざるおえないために生じる問題である。

なお、ＴＰＴの製造方法として、まず第６ａ図に示すよ
うに、絶縁性基板１−にに所定パターンのゲート電極５
を形成し、次いでその上をゲート絶縁膜４、半導体層３
で覆った後、全面をフオトレジスｌ−７で覆い、基板１
裏面側から光を照射し、ゲート電極５自体をマスクとし
て、フォトレジスト７の露光を行ない、第６ｂ図に示す
ように、現像してレジスト７をゲート電極５と同一パタ
ーンにバターニングし、次に第６Ｃ図に示すように、こ
の上からソース・ドレイン電極２形成祠質を全面に被着
させ、第６ｄ図に示すようにレジスト７を除去すること
により、ゲート電極５により自己整合された所定のパタ
ーンのソース・ドレイン電極２を得るといったセルファ
ライン技術を用いることも提唱されており（例えば特開
昭５８−１７００６４号、特開昭５８−１７００６５号
等）、この方法を用いてＴＰＴを作製すれば、前記した
■および■の問題は、解消されるものの、このような方
法は、フォトレジストの露光に非常に時間を必要とし、
製造プロセスが複雑となるものであった。

（発明が解決しようとする課題）従って、本発明は新規な薄膜トランジスターを提供する
ことを目的とするものである。本発明はまた、製造が容
易でかつ高性能を発揮する薄膜トランジスターを提供す
ることを目的とするものである。本発明はさらに、オン
時のドレイン電流が大きく、浮遊容量が小さく、応答速
度が速く、かつ高歩留りである薄膜トランジスターを提
供することを目的とするものである。

（課題を解決するための手段）上記諸口的は、半導体層、該半導体層表面にオーミック
に接続される一対のソース・ドレイン電極、該半導体層
表面に接して形成されるゲート絶縁層、および該ゲート
絶縁層の他端面側に接して形成され該ゲート絶縁層によ
り半導体層との絶縁性を保たれたゲート電極を、絶縁性
基板上に積層した構造を有する絶縁ゲート型電解効果薄
膜トランジスターにおいて、前記一対のソース・ドレイ
ン電極のそれぞれが複数個の歯を有する櫛型構造であり
、この歯が前記半導体層を横断するようにかつ互いに非
接触の状態で組あわさるように配置されたものであるこ
とを特徴とする薄膜トランジスターにより達成される。

本発明はまた、絶縁性基板上に、ゲート電極、ゲート絶
縁膜、半導体層、一対のソース・ドレイン電極を順に積
層してなる逆スタガード型積層構造薄膜トランジスター
において、前記一対のソース・ドレイン電極のそれぞれ
が複数個の歯を有する櫛型構造であり、この歯が前記半
導体層を横断するようにかつ互いに非接触の状態で組あ
わさるように配置されたものであることを特徴とする薄
膜トランジスターを示すものである。本発明はまた、絶
縁性基板上に、一対のソース・ドレイン電極、半導体層
、−ゲート絶縁膜、ゲート電極を順に積層してなるスタ
ガード型積層構造薄膜トランジスターにおいて、前記一
対のソース・ドレイン電極のそれぞれが複数個の歯を有
する櫛型構造であり、この歯が前記半導体層を横断する
ようにかつ互いに非接触の状態で組あわざるように配置
されたものであることを特徴とする薄膜トランジスター
を示すものである。本発明はさらに、半導体層が非晶質
シリコン層または多結晶シリコン層である薄膜トランジ
スターを示すものである。本発明はさらにまた、非晶質
シリコン層が硼素、燐、ゲルマニウム、炭素、窒素、酸
素からなる群から選ばれたいずれかの不純物がドープさ
れた非晶質シリコン層である薄膜トランジスターを示す
ものである。

（作用）本発明の薄膜トランジスターにおいては、ソース・ドレ
イン電極がそれぞれ櫛型構造のものとされ、この歯が半
導体層を横断するようにかつ互いに非接触状態で組合さ
れるように配置される。このようにソース・ドレイン電
極を櫛型構造のものとすると、ソース・ドレイン電極を
直線的に平行に配した場合と比べて、占有面積に対する
デバイス電流比を大きくとることが可能である。従って
、ソース・ドレイン電極の歯の部分をできるかぎり細く
し、数多い櫛型構造とすることによりオン時における高
いドレイン電流を得ることができる。

例えば、本発明者らが実際に行なった計算および実験に
よると、μ＝０．　５ＣＪ／Ｖ　−５ｅｃ　、非晶質シ
リコンナイトライドゲート絶縁膜の厚さ３０００Ａの非
晶質シリ：］：／ＴＰＴで、ＩＤ＝１ｍＡを得るために
は、ゲート電極幅５μｍで、ソース・ドレイン電極は１
μｍ幅で１μｍ間隔の歯が合計で２６本のものでよいこ
とが明らかとなった。なお、このようにソースφドレイ
ン電極を配置した場合、ゲート電極パターンとソース・
ドレイン電極の櫛のパターンとのマスク合せは精度を必
要とせず、１μｍ幅で１μｍ間隔の歯を作製することは
非常に容易である。

またこのようにソース・ドレイン電極を櫛型構造のもの
となした場合、ソース・ドレイン電極を直線的に平行に
配した場合と比べて、幅方向におけるソース・ドレイン
電極とゲート電極との重なり度合は増加するものの、前
記のごと（ソース・ドレイン電極の歯の部分をできるか
ぎり細くし数多い櫛型構造とすることでオン時における
所望の高ドレイン電流を得るための、縦方向における重
なり度合は著しく減少し、結果的にソース・ドレイン電
極とゲート電極との間で生じる浮遊容量を小さ（するこ
とができる。例えば非晶質シリコンナイトライドゲート
絶縁膜の厚さ３０００への非情質シリコンＴＰＴで、ゲ
ート電極幅５μｍで、１μｍ幅で１μｍ間隔の歯が２６
本である場合の浮遊容量は、０．０２ｐＦと極めて小さ
なものである。

また、すでに述べたように、ソース・ドレイン電極パタ
ーンとゲート電極パターンに多少のズレが生じてもソー
ス・ドレイン電極が完全にゲート電極にかかっていれば
、ＴＰＴの性能に変わりはなく、マスク合せが容易であ
ることから、ＴＰＴの歩留りは向上する。

さらに、このようにマスク合せの問題がなくなることか
ら、チャンネル長となるソース・ドレイン電極の歯と歯
の間隔を狭くすることが可能となり、応答時間を速くす
ることができる。例えば、この間隔が１μｍの場合、従
来のＴＰＴの代表的最小チャンネル長である５μｍに比
較して５倍応答速度が速くなる。

さらにまた、ソース・ドレイン電極の歯と歯の間隔を狭
くすることが可能となるため、得られるＴＰＴを非常に
小さくでき、例えば、ソース・ドレイン電極として１μ
ｍ幅で１μｍ間隔の歯が２６本である場合、わずか５０
μＭの大きさでしかなく、このように非常にコンパクト
な形状で前記したように１ｍＡを越えるオン時における
高いドレイン電流を得るＴＰＴが作製される。

以下、本発明を実施態様に基づきより詳細に説明する。

第１ａ図は本発明のＴＰＴの一実施態様である逆スタガ
ード型ＴＰＴにおける構成を示す断面図であり、また第
１ｂ図は同実施態様における各構成要素の配置を示す平
面図である。

この実施態様においては、ガラスからなる絶縁性基板１
上に、所定のパターンで形成されたクロム金属薄膜から
なるゲート電極５が積層され、このゲート電極５を覆う
ように非晶質シリコンナイトライド（Ｓｉ：１Ｎ４）ゲ
ート絶縁膜４が、さらに非晶質シリコンからなる半導体
層３が積層され、この半導体層３の上部にクロム金属薄
膜からなる一対のソース・ドレイン電極２が積層されて
いる。

なお、この実施態様においては、半導体層３に対するソ
ース・ドレイン電極２のオーミックな接合がより確実に
なされるように、非晶質シリコン半導体層３とソース・
ドレイン電極２との間には、非晶質シリコンに多量の燐
をドープしたオーミック層６が形成されている。

しかして、この一対のソース・ドレイン電極２は、第１
ｂ図に示すように、それぞれが複数個の歯を有する櫛型
構造であり、この歯が前記半導体層３を横断するように
かつ互いに非接触の状態で組あわさるように配置された
ものである。このソース・ドレイン電極２の櫛型構造に
おける各歯の幅、歯と南の間隔は、特に限定されるもの
ではないか、前記したようにオン電流の向上、浮遊容量
の低減、応答速度の向上および形状の小型化の面から、
これらはいずれもできる限りにおいて小さいものヤある
ことが望ましく、例えば歯の幅は５Ａｔ　ｍ以下、特に
３μｍ以下が、また歯と歯の間隔は５μｍ以下、特に３
μｍ以下であることが好ましい。

また本実施態様においては、半導体層３として、非晶質
シリコンを用いているが、本発明のＴＰＴにおいてこの
ような半導体層３の材質としては特に限定されるもので
はなく、例えば多結晶シリコン、あるいはＧｅ５Ｇｅｘ
　Ｓ　１１−ｗ　、、Ｓ　Ｌｘ　Ｃｔ−８等の化合物、
さらには高い比抵抗を有するＣｄ５５ＺｎＳｅ、ＺｎＳ
等の化合物の非晶質あるいは多結晶薄膜等が用いられる
。なお、半導体層３として多結晶シリコンを、用いた場
合には、非晶質シリコンを用いた場合より、高いドレイ
ン電流を得ることができるものとなる。

また、半導体層３としての非晶質シリコンに、硼素、燐
、ゲルマニウム、炭素、窒素、酸素等の不純物をドープ
することも可能であり、このうち、硼素、炭素、窒素あ
るいは酸素のいずれかをドープすれば、高いドレイン電
圧まで動作するＴＰＴを製造することができ、また燐を
ドープすれば、ドープしない場合に比べて高いドレイン
電流得るＴＰＴを製造することができ、またゲルマニウ
ムをドープすれば、光照射下において、オフ電流の低い
ＴＰＴを製造することができる。

さらに本発明のＴＰＴにおいては、ゲート絶縁膜４とし
ても、Ｓｉ３Ｎ４に限られず、５ｉ０２やその他の絶縁
体薄膜を用いることができ、またゲート電極として、前
記したクロム以外の例えばモリブデン、タンタル、チタ
ン、アルミニウムなどの他の金属薄膜等の導電材料を、
ソース・ドレイン電極２として、前記したクロム以外の
例えばアルミニウム、インジウムオキサイドなどの他の
金属薄膜等の導電材料を、絶縁性基板１としても前記し
たガラス以外の例えば石英、セラミックなどの他の絶縁
材料をそれぞれ使用することがもちろん可能である。

第２図は、本発明のＴＰＴの別の実施態様であるスタガ
ード型ＴＰＴにおける構成を示す断面図である。

この実施態様においては、それぞれが複数個の歯を有す
る櫛型構造でありこの南が互いに非接触の状態で組あわ
さるように配置された一対のソース・ドレイン電極２が
、まず絶縁性基板１−ヒに、形成され、このソース・ド
レイン電極２の南の部分を横断するように配置された半
導体層３、さらにこの半導体層３と同じパターンを有す
るゲート絶縁膜４がこのソース・ドレイン電極２」二部
に積層され、さらにこのゲート絶縁膜４の」二部にチー
ｌ−電極５が形成されている。従って、この実施態様に
おける各構成要素、すなわち、ソース・ドレイン電極２
、半導体層３、ゲート絶縁膜４、ゲー＋−ニーＢ極５等
の配置は、第１ｂ図に示す前記第１の実施態様における
配置とその積層順を逆にしたことを除けば同様のもので
ある。なお、この実施態様においても、半導体層３に対
するソース・ドレイン電極２のオーミックな接合がより
確実になされるように、半導体層３とソース・ドレイン
電極２との間には、オーミック層６が形成されている。

本発明のＴＰＴをこのようなスタガード構造とした場合
、２枚のフォトマスクによりＴＰＴを作製できるために
、製造」二で特に有利である。

以北は、本発明のＴＰＴを逆スタガード型およびスタガ
ード型の態様を例にとり説明したが、本発明は、その他
の積層構造を酊する絶縁ゲート型電解効果ＴＰＴ、例え
ば絶縁性基板上に、半導体層、ソース・ドレイン電極、
ゲート絶縁膜およびゲート電極が順に積層されたコプラ
ナ型（ジ−クレイマー、インターナショナル　マイクロ
エレクトロニック　シンポジウム　４Ａ−１，１９７３
年［：Ｉｎｔ、　Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ　Ｓ
ｙｍｐ、、　４Ａ−１（１９７３）］）などにおいても
同様に適用できるものであり、前記したような優れた特
性を同様に発揮できるものである。

（実施例）実施例］− 第１ａ−ｂ図に示すような逆スタガード型のＴＰＴを作
製し、ゲート電圧をパラメーターにしたドレイン電圧−
電流特性を調べた。

ＴＰＴは、まずガラス基板１上に、厚さ２００〇へのＣ
ｒゲート電極５をスパッターおよびノ々タニングにより
形成し、次いでゲート絶縁膜４として厚さ３０００への
非晶質シリコンナイトライド膜をグロー放電により堆積
させ、半導体層３として厚さ３０００人の非晶質シリコ
ン膜をグロー放電により堆積させ、さらにオーミック層
６としてリンを約１０２１個／Ｃｍ３程度添加した非晶
質シリコン膜をＳｉＨ４とＰＨ３のグロー放電分解によ
り堆積させ、次いで、この上部にソース・ドレイン電極
２となる厚さ７０００ＡのＣｒ膜を形成し、これを所望
のパターンを有するレジスト膜で覆い、レジスト膜で覆
われなかった部位のＣｒ膜およびオーミック層をエツチ
ングして所望のノ々ターンのソース・ドレイン電極２を
形成することによって作製された。なお、作製したＴＰ
Ｔにおける櫛型のソース・ドレイン電極２の歯の故は合
計３０個であり、山の間隔および歯の幅は１μｍ、ゲー
ト電極５の幅は５μｍであった。

第３図に示す結果から明らかなように、ＶＧ＝３０Ｖで
のオン電流は１ｍＡを越えており、本発明の構成がオン
電流の増加においてａ効であることが示されるものであ
った。また、このＴＰＴの作製における製品歩留りは、
チャンネル長５μｍの従来型のＴＰＴに比べて３倍程度
向１−シた。さらにこのＴＰＴのソース・ドレイン電極
とケート電極との浮遊容量は、０．０３ｐＦと極めて小
さいものであった。

（発明の効果）以ヒ述べたように本発明は、ＴＰＴにおけるソース・ド
レイン電極を櫛型構造にしたことにより、ゲート１ヒ極
とソース・ドレイン電極とのマスク合せの困難さをなく
し、このような櫛型電極の１ＩＶｌと歯の間隔および歯
の幅を狭めることを可能として、浮遊容母をあまり増加
させることなしに、オン時のドレイン電流の増加、応答
速度の迅速化を図り、さらに製造歩留りも従来型のもの
と比較して３倍程度の向上が図れるものである。さらに
このようにソース・ドレイン電極を櫛型構造としたこと
により形状の小形化が可能となり、液晶表示装置などへ
の応用に適したものとなる。

【図面の簡単な説明】

第１ａ図は本発明のＴＰＴの一実施態様の構成を示す断
面図、第１ｂ図は同実施態様における各構成要素の配置
を表わす平面図、第２図は本発明のＴＰＴの別の実施態
様の構成を示す断面図１、第３図は本発明の実施例にお
いて得られたゲート電圧をパラメータにしたドレイン電
圧−電流特性のグラフ、第４ａ、ｂ図はそれぞれ従来の
代表的なＴＰＴの構造を示す断面図、第４ｃ図は従来の
代表的なＴＦＴにおける各構成要素の配置を示す゛１０
而図面第５　ａ　−ｄ図は従来の代表的なＴＰＴの製造
工程の一例を示す断面図、第５　ａ　−ｄ図は従来の代
表的なＴＰＴの製造工程の別の例を示す断面図である。１・・・絶縁性基板、２・・・ソース・ドレイ３・・・
半導体層、４・・・ゲート絶縁膜、５・・・ゲート電極
、６・・・オーミック層、７・・・フォトレジスト膜。ン電極、

Claims

【特許請求の範囲】

（１）半導体層、該半導体層表面にオーミックに接続さ
れる一対のソース・ドレイン電極、該半導体層表面に接
して形成されるゲート絶縁層、および該ゲート絶縁層の
他端面側に接して形成され該ゲート絶縁層により半導体
層との絶縁性を保たれたゲート電極を、絶縁性基板上に
積層した構造を有する絶縁ゲート型電解効果薄膜トラン
ジスターにおいて、前記一対のソース・ドレイン電極の
それぞれが複数個の歯を有する櫛型構造であり、この歯
が前記半導体層を横断するようにかつ互いに非接触の状
態で組あわさるように配置されたものであることを特徴
とする薄膜トランジスター。
（２）絶縁性基板上に、ゲート電極、ゲート絶縁膜、半
導体層、一対のソース・ドレイン電極を順に積層してな
る逆スタガード型積層構造薄膜トランジスターにおいて
、前記一対のソース・ドレイン電極のそれぞれが複数個
の歯を有する櫛型構造であり、この歯が前記半導体層を
横断するようにかつ互いに非接触の状態で組あわさるよ
うに配置されたものであることを特徴とする請求項１に
記載の薄膜トランジスター。
（３）絶縁性基板上に、一対のソース・ドレイン電極、
半導体層、ゲート絶縁膜、ゲート電極を順に積層してな
るスタガード型積層構造薄膜トランジスターにおいて、
前記一対のソース・ドレイン電極のそれぞれが複数個の
歯を有する櫛型構造であり、この歯が前記半導体層を横
断するようにかつ互いに非接触の状態で組あわさるよう
に配置されたものであることを特徴とする請求項１に記
載の薄膜トランジスター。
（４）半導体層が非晶質シリコン層または多結晶シリコ
ン層である請求項１〜３のいずれかに記載の薄膜トラン
ジスター。
（５）非晶質シリコン層が硼素、燐、ゲルマニウム、炭
素、窒素、、酸素からなる群から選ばれたいずれかの不
純物がドープされた非晶質シリコン層である請求項４に
記載の薄膜トランジスター。