JPS62235657A - Ｒａｍカ−ドのアドレス供給方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ポケットコンピュータ等の機器が、該機器に
装填された１個若しくは２個のＲＡＭカードにアクセス
する際に、上記機器のＣＰＵから出力されるアドレス信
号を所定の信号に加工して上記ＲＡＭカードに与えるＲ
ＡＭカードのアドレス供給方法に関するものである。

〔従来技術〕

通常、第６図（ａ）に示すように、ポケットコンピュー
タ等の機器１には、外部記憶手段（メモリー）としての
ＲＡＭカード２が着脱自在に設けられる。上記ＲＡＭカ
ード２は、その内部に、同図（ｂ）に示すような、複数
のＲＡＭ　（ランダムアクセスメモリ）３・・・、デコ
ーダ４、及び電池５等を有している。このようなＲＡＭ
カード２は、上記電池５にてバンクアップ（保護）され
ているため、機器１から取り外した状態でも、その内容
（プログラム、データ等）を保持することが出来る。ま
た、上記機器１は、該機器ｌに装填するＲＡＭカードを
選択することにより、プログラム、データ等の切り換え
が容易に出来るという利点を有している。そして、この
ような機器におけるＲＡＭカードのアクセス方法として
は、先ず、機器１におけるＣＰＵ　（図示せず）のアド
レスエリアの所定の位置をＲＡＭカード２のために割り
当る。

そして、上記ＣＰＵから出力されたアドレス信号をデコ
ードした選択信号（チップセレクト信号）を、ＲＡＭカ
ード２に与えることによりＲＡＭカード２をアクティブ
にする。これと共に、上記ＲＡＭカード２は、ＣＰＵか
ら与えられたアドレス信号の任意の上位ビット信号に対
応するＲＡＭブロックの位置を、該ＲＡＭカード２内の
デコーダ４にて選択する方法が一般的である。

このような方法によりＲＡＭカード２のアクセスを行う
成る１つの機器Ａにおいて、第７図に示すように、ＲＡ
Ｍカード２のために割り当てられたＣＰＵのアドレスエ
リアがＢ０００〜ＥＦＦＦであった場合、上記ＣＰＵが
、上記ＲＡＭカード２に対して出力するアドレス信号は
第１表のようになる。このように、上記ＣＰＵのアドレ
スエリアがＢＯＯＯ〜ＥＦＦＦであるときは、上記機器
Ａは、上述のごと（、ＲＡＭカード２が選択されたこと
を示すチップセレクト信号をＲＡＭカード２に対して与
える。これにより、ＲＡＭカード２はアクティブになる
。

〔以下余白〕 第　　　１　　　表 上記ＲＡＭカード２内のデコーダ４は、与えられた上位
アドレスビットＡＩ３　＋　Ａ＋□の組み合わせに対応
する位置のブロックを選択する。このときの機器ＡのＣ
ＰｔＪのアドレスエリア■の内容はＡｌｌ　＝１．ＡＩ
□＝１となっている。このため、アドレスエリア■に出
力されたデータはＲＡＭカード２内のＲＡＭブロック（
ｄ）に、■に出力されたものは（ａ）に、■に出力され
たものは（ｂ）に、◎に出力されたものは（Ｃ）に格納
されることになる。しかし、機器Ａのみで使用する場合
は、ＲＡＭカードに書き込む場合も、ＲＡＭカードから
読み出す場合も全く同じ方法でアクセスされるため、Ｒ
ＡＭカード内でのプログラム（又はデータ）の順につい
て問題にする必要はない。

ところが、機器Ａで使用した上記ＲＡＭカード２を、第
８図に示すように、ＲＡＭカード２に割り当てられたア
ドレスエリアがＣ０ＱＯ−ＦＦＦＦであるＣＰＵを有す
る機器Ｂに使用する場合、該ＣＰＵが出力するアドレス
信号と、このアドレス信号により選択されるＲＡＭカー
ドのブロックとの関係は第２表のようになる。

〔以下余白〕

第　　　２　　　表 つまり、成る１つのＲＡＭカードを、異なるアドレスエ
リアに配置して使用する場合、ＣＰＵのアドレスと選択
されたＲＡＭカードのブロックの位置（順序）が合致し
ない場合が発生する。従って、成る１つのＲＡＭカード
を異なる種類の機器で使用することが出来ないというの
が実情である。

特に、ＲＡＭカードを２個装備出来る機器においては、
異なる容量のＲＡＭカードの組み合わせにより、ＣＰＵ
の割り当てアドレスエリアが異なる場合が発生する。従
って、前述したように、ＲＡＭカードを正常にアクセス
することが出来ないという事態を招きがちとなり、ＲＡ
Ｍカードの特性を充分に発揮させることが出来ないとい
う問題を招来していた。

〔発明の目的〕

本発明は、上記従来の問題点を考慮してなされたもので
あって、ＲＡＭカードの異機種間での互換性の確保、及
び、ＲＡＭカードを２個使用するものにあっては、それ
らの組み合わせによる書き込み内容の不連続を回避し得
るＲＡＭカードのアドレス供給方法の提供を目的とする
ものである。

〔発明の構成〕

本発明に係るＲＡＭカードのアドレス供給方法は、上記
の目的を達成するために、２個のＲＡＭカードに対する
ＣＰＵの割り当てアドレスエリアを、連続状態に配置し
、上記ＣＰＵから出力されるアドレス信号の任意のビッ
トを上記ＲＡＭカードの容量に応じて加工し、この加工
アドレス信号をアドレス信号として任意の上記ＲＡＭカ
ードに与えることにより、上記ＲＡＭカードに格納され
るデータやプログラムの順序を常に一定にさせることを
特徴とするものである。

〔実施例〕

本発明の一実施例を第１図乃至第５図に基づいて説明す
れば、以下の通りである。

例えば、第１図（ａ）及び（ｂ）に示す機器Ｃのように
、第１　ＲＡＭカード７　（このときは１６ｋＢ）と第
２ＲＡＭカード８　（このときは４ｋＢ）の２個のＲＡ
Ｍカードを使用する場合、上記第ｌＲＡＭカード７には
、上記機器ＣのＣＰＵのアドレスエリアがＢ０００〜Ｅ
ＦＦＦのときに該第ｌＲＡＭカード７がアクティブとな
るようにチップセレクト信号が与えられている。このと
き、第ｌＲＡＭカード７に与えられるアドレスは、八〇
〜Ａｌｌまでである。また、上記第１　ＲＡＭカード７
は、アドレス信号における任意のビットＡＩ３と　＾Ｉ
２をデコードすることによりデータ等を格納するブロッ
クを選択する。このアドレス信号が機器Ｃからそのまま
出力されると、機器ＣのＣＰＵのアドレスエリア■の内
容は第ｌＲＡＭカード７内のブロック（ｄ）に書かれる
ことになるが、このアドレス信号の任意のビットＡＩ３
とＡｌ１の内容を加工することにより、第３表に示すよ
うに、■＝（ａ）に、■＝（ｂ）にというように、整然
と対応させることが出来る。つまり、ＣＰＵのアドレス
エリアが■と◎のときはアドレス信号のビットＡＩ３　
とＡ１□を反転させ、■と◎のときは八、□を反転させ
ることにより可能となる。

〔以下余白〕

第　　　３　　　表 上記アドレス信号Ａ１□と八、、を加工した信号をそれ
ぞれ＾Ｓ１□とＡＳＩ３とすると、その関係式は下記に
示す第１式と第２式で表される。

ＡＳＩ：ｌ＝　Ａ、□Ａｓｓ　＋ＡＩ□ＡＩ３・・・第
１式ＡＳ、□＝Ａ、□・・・・・・・・・第２式また、
第１　ＲＡＭカード７が８ｋＢであるときは、上記第２
式のみが有効となる。そして、容量が２ｋＢ、４ｋＢ、
８ｋＢ、１６ｋＢのＲＡＭカードの組み合わせにおいて
、第２ＲＡＭカード８の容量が８ｋＢで、第ｌＲＡＭカ
ード７の容量が１６ｋＢである場合のアドレス信号の関
係式は第３式で表される。

＾Ｓ、１＝＾ｌ、・・・・・・・・・第３式更に、第２
ＲＡＭカードが２ｋＢで第ｌＲＡＭカードが４ｋＢ、８
ｋＢ、１６ｋＢの場合の関係式は、第４式乃至第６式で
表される。

ＡＳ＋３＝ＡｚＡｔｔＡ＋：＋　＋Ａ＋＋＾１□Ａ１３
・第７弐ＡＳ＋ｚ＝Ａ＋＋　Ａ＋ｚ十八＋へＬｚ・・・
・第７弐ＡＳ＋ｚ＝＾、・・・・・・・・・・第６式以
上のように、容量の異なる２個のＲＡＭカードの組み合
わせであって、同図（ａ）に示すように、機器Ｃの割り
当てアドレスエリアがＸ−ＦＦＦＦ（Ｘは８０００〜）
のシステムにおいては、第２ＲＡＭカードの容量を識別
する識別信号を設けることにより、下記に示す第７式乃
至第９式が得られる。なお、第２ＲＡＭカードが２ｋＢ
、４ｋＢ、８ｋＢの場合の上記識別信号を、それぞれ、
Ｓｔ、　Ｓａ、　Ｓｓとする。これらＳｔ、　Ｓａ、　
Ｓｓは選択されたときに「１」となる信号である。

ＡＳ＋３＝（Ａｔ＋Ａ＋ｚＳｚ　＋ＡｔｚＳａ　＋Ｓｓ
）　Ａｔｚ　＋（＾１１＾＋ｚＳｚ＋Ａ＋ｇＳ４＋Ｓ＠
）Ａｌ１・・第７弐ＡＳ＋ｚ＝（Ａ＋＋Ｓｔ＋Ｓｎ汀、
□＋（Ａ＋＋Ｓｚ＋５４）Ａｔｚ・第８式ＡＳＩ　ｒ　
＝　ＳｔＡ＋　ｒ　＋　ＳｚＡ＋　ｔ　・・・・・・・
・・第９式上記第７式乃至第９式で得られる加工アドレ
ス信号ＡＳ＋＋〜ＡＳＩ３を第１　ＲＡＭカードのアド
レス信号Ａ、〜Ａ１３として与えることにより、機器Ｃ
のＣＰＵのアドレスエリアと第ｌＲＡＭカード内のブロ
ックとを常に、整然と対応させることが出来、第ｌＲＡ
Ｍカードに書かれるデータ等の順序は常に一定となる。

上記第７式乃至第９式を満足させるものとして、例えば
、第２図に示すような論理回路１７がある。

この論理回路１７は、アドレス信号Ａ、〜　Ａ１３、第
２ＲＡＭ力、−ドアの容量識別信号Ｓｔ、　Ｓａ、　　
Ｓｌ、信号Ｃ３Ｈ，Ｃ３Ｌ及び上記アドレス信号Ａ　Ｉ
　ｌ　＋　Ａ　Ｉ　Ｚの反転信号ｉ、　ｌ　＋　Ａ　Ｉ
　２を入力して加工アドレス信号＾Ｓｌｌ〜ＡＳ１３を
出力する。この論理回路１７における信号Ｃ３）Ｉ、Ｃ
３Ｌ及び識別信号Ｓ２．　Ｓａ、　Ｓｌは第４図に示す
論理回路１８にて得られる。この論理回路１８は、デー
タ信号口。、Ｄい書込みクロック信号を入力して上記識
別信号Ｓｔ、Ｓ４．Ｓｓを生成し、アドレス信号へ、〜
ＡＩＳをデコードした信号Ｃ３Ｈ，Ｃ３Ｌを信号ＣＥの
タイミングにて、ＲＡＭカード選択信号ｃｓｓ、ｃｓ、
を出力する。

この選択信号ＣＳ　ｓが「１」のときは、第２ＲＡＭカ
ード８が選択されたことを示し、Ｃ８６が「１」のとき
は第ｌＲＡＭカード７が選択されたことを示す。上記デ
ータ信号口。、０１は、機器Ｃに招けるＣＰＵが、第２
ＲＡＭカードの容量に応じて出力する信号であり、この
信号Ｄｏ、口、は、データバスを介して、上記論理回路
１８のフリップフロップ１９に入力される。これにより
、第５図に示すように、機器ＣにおけるＣＰＵの第１　
ＲＡＭカード７及び第２ＲＡＭカード８の割り当てアド
レスエリアが選択される。また、このときの関係は、下
記の第４表にて示される。

〔以下余白〕

第　　　４　　　表 また、第２ＲＡＭカード８が選択されているときは、上
記信号Ｃ３Ｈが「１」となり、上記加工アドレス信号Ａ
ｓｈｓ〜ＡＳ、には、アドレス信号ＡＩ３〜Ａ、がその
まま出力される。

上記機器Ｃは、例えば、第４図（ｂ）に示すような、キ
ーボード１６を備えたポケットコンピュータ６である。

このポケットコンピュータ６には、上記第ｌＲＡＭカー
ド７と第２ＲＡＭカード８の２個のＲＡＭカードが着脱
自在に装填される。なお、このときの上記第ｌＲＡＭカ
ード７及び第２ＲＡＭカード８のアドレスバスは＾。〜
Ａｇｏ及び＾Ｓ、〜ＡＳ＋ｚである。そして、このポケ
ットコンピュータ６の内部構造は、同図（ａ）に示すよ
うに、ＣＰＵ９と、ＬＣＤ　（液晶表示素子）１１と、
このＬＣＤ１１を駆動するＬＣＤ駆動部１０と、プログ
ラム実行を行う為のインタプリタや、その他のプログラ
ムを記憶したＲＯＭ　（リードオンリメモリ）１２と、
１１０（アイオー）１３と、データ等を記憶するＲＡＭ
　（ランダムアクセスメモリ）１４と、上記ＣＰＵ９の
命令により、上記ＲＯＭ１２やＲＡＭ１４、第１　ＲＡ
Ｍカード７等の各チップを選択するチップセレクト信号
ＣＳ　ｌ””　ＣＳ　６を出力すると共に、上記加工ア
ドレス信号＾ｓｒｓ〜、ＡＳ、、を出力するゲートアレ
イ１４とからなる。

〔発明の効果〕

本発明に係るＲＡＭカードのアドレス供給方法は、以上
のように、ＣＰＵから出力されるアドレス信号の任意の
ビットをＲＡＭカードの容量に応じて加工し、この加工
した加工アドレス信号をＲＡＭカードのアドレス信号と
して与えることにより、上記ＲＡＭカードに格納される
データやプログラムの順序を常に一定にさせ得るように
したものであるから、ＲＡＭカードの異機種間での互換
性を確保することが出来ると共に、ＲＡＭカードを２個
使用するものにあっては、それらの組み合わせによる上
記データやプログラムの格納配置の不連続を回避し得る
という効果を奏する。

【図面の簡単な説明】

第１図（ａ）及び（ｂ）は本発明の一実施例を示し、同
図（ａ）は機器Ｃにおける割り当てアドレスエリアの説
明図、同図（ｂ）は機器Ｃのメモリマツプと第ｌＲＡＭ
カードのメモリマツプとの関係を示す説明図、第２図は
加工アドレス信号を出力する論理回路図、第３図はＲＡ
Ｍカード選択信号等を出力する論理回路図、第４図（ａ
）及び（ｂ）は機器Ｃとしてのポケットコンピュータを
示し、同図（ａ）はその内部構造を示すブロック図、同
図（ｂ）は平面図、第５図は機器ＣにおけるＣＳＳ　　
＜第２ＲＡＭカード）とＣ３＆（第ｌＲＡＭカード）の
割り当てアドレスエリアを示す説明図、第６図（ａ）は
機器とＲＡＭカードの関係を示す説明図、同図（ｂ）は
ＲＡＭカードの構造を示すブロック図、第７図は機器Ａ
のメモリマツプとＲＡＭカードのメモリマツプとの関係
を示す説明図、第８図は機器ＢのメモリマツプとＲＡＭ
カードのメモリマツプとの関係を示す説明図である。 ７は第ｌＲＡＭカード、８は第２ＲＡＭカード、１７・
１８は論理回路である。 第５図 １６図（ａ） 第６図（ｂ） 第７図 横益Ａ 検器Ａのメ七すマ・ソア

Claims (1)

【特許請求の範囲】
1. １、２個のＲＡＭカードに対するＣＰＵの割り当てアド
   レスエリアを、連続状態に配置し、上記ＣＰＵから出力
   されるアドレス信号の任意のビットを上記ＲＡＭカード
   の容量に応じて加工し、この加工アドレス信号をアドレ
   ス信号として任意の上記ＲＡＭカードに与えることを特
   徴とするＲＡＭカードのアドレス供給方法。