JPS62257544A

JPS62257544A - Ｒａｍの表示装置

Info

Publication number: JPS62257544A
Application number: JP61101576A
Authority: JP
Inventors: Shigeo Suzuki; 重雄鈴木
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1986-04-30
Filing date: 1986-04-30
Publication date: 1987-11-10

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野１この発明は、マイクロプロセッサ等に組込まれたメモリ
ーの内容を表示させる装置に関する。

［従来の技術１この種の試験装置としては第６図に示したようなインサ
ーキットエミュレータが知られている。

６１は、被試験装置となる制御基板であり、マイクロコ
ンピュータ（以下マイコンと呼ぶ）及びＲＡＭ（ランダ
ムアクセス　メモリー、以下内部ＲＡＭと呼」ζ）等か
らなる。６２は、取り外したマイフンの代わりに取り付
けられたマイフンと同一のビン配列を有するＩＣソケッ
トであり、６３は■。

Ｃソケット６２に差し込まれるＩＣプラグである。

６４はインタフェースポードであり、６５は試験装置で
ある。

このような装置により、マイコンが実行するプログラム
を試験装置６５により行なわせ、このとき、制御基板６
１上の内部ＲＡＭの内容を試験装置６５の表示部に表示
させることにより、入出力装置や外部記憶装置を持たな
いような制御基板におけるプログラムのデバッグ等の作
業が行なえるようになっている。

［発明が解決しようとする問題点１ところが上述したような試験装置であれば、■マイフン
を制御基板から取り外しソケットを設ける必要がある。

■被試験装置の動作を停止した状態でないと試験できな
い。

■試験装置に対して被試験装置１が小さく、配線作文が
困難である。

といった欠点があった。

この発明では、被試験装置にマイコン及びＲＡＭ等が実
装された状態でかつマイコンの動作中においてＲＡＭの
内容を参照できる小形で安価な表示装置の提供を目的と
している。

［問題点を解決するための手段１この発明のＲＡＭの表示装置は、マイクロコンピュータ
を使用した被試験装置に実装されている内部のＲＡ　Ｍ
端子に接続することのできる接続手段と、前記内部ＲＡ
　Ｍに書き込まれたデータを記憶する外部のＲＡＭと、
前記外部ＲＡＭ内のデータを読み出すためのアドレス設
定手段と、前記アドレス設定器段により読みだされたデ
ータを表示するデータ表示手段とを備えている。

１作用１上記構成によれば、接続手段により、被試験装置に実装
された内部ＲＡＭの端子からデータが収電）出され、こ
の取Ｉ）出されたデータは外部ＲＡ　Ｍに書き込まれる
。そして、７Ｖドレス設定段により、外部ＲＡ　Ｍに対
してアドレスが設定されると、該設定アドレスに対応す
るデータが取り出され、この収り出されたデータがデー
タ表示手段に表示されるようになっている。

［実施例１第５図は、この発明によるＲＡＭの表示装置上及びその
使用方法を示していて、制御基板５１上の内Ｗｂ　ＲＡ
　Ｍ　５２のビンに挟んだクリップ５３に上り各種の制
御信号を取り出していて、表示装置上には、データ表示
器１ａ及びアドレス設定器１ｂを備えている。

第１図は前記ＲＡ　Ｍの表示装置１の１実施例を示す制
御ブロック図である。

クリップ５３にて得られた内部ＲＡＭ５２からのアドレ
スｉＡＤ及びデータｉＤＴはバッフ７２を介した後、そ
れぞれアドレスバスＥＡＤ及びデータバスＥＤＴにてＲ
ＡＭ（ここでは外部ＲＡＭと称す）３に入力される。内
部ＲＡＭ５２のアドレスを設定するアドレス設定器４に
より出力されるアドレスはバッファ５を介した後、前記
アドレスバスＥＡＤにて外部ＲＡＭ３に入力され、又、
前記データバスＥＤＴは、レジスタ６を介してデータ表
示器７にも入力されていて、アドレス設定器４の設定に
よるアドレスに対応したデータがレジスタ６に記憶され
、データ表示器７にて表示されるようになっている。

又、同時に入力されるチップセレクト信号Ｃ８は、レジ
スタ６のレジスタ端子り及びオアデート８の一方の入力
部に入力されるとともに、インバータ９を介してバッフ
７５のデート端子Ｇ及び外部ＲＡＭ３の端子ＯＥに入力
される。そしてライト信号ＷＥはオアゲート８の他方の
入力部に入力され、オフゲート８からのライトイネーブ
ル信号ＥＷＥは外ｇＲＡＭ３のライトイネーブル端子Ｗ
Ｅに入力される。このオフデート８は、チップセレクト
信号Ｃ８が無効であるとき、ライト信号ＷＥによる書き
込みを無効にするために設けられてＬ％ス次に、上記構成の装置の動作を三つの動作モードに分け
て説明する。

（１）内ｆｆｌｓＲＡＭをアクセスしていないとき。

このときのタイミングを第２図のタイムチャートに示す
。この場合、内部ＲＡＭ５２のチップセレクト信号Ｃ８
は”Ｈ”レベルとなっているので、バッファ２はディセ
ーブル状態であり、バッフ７５はイネーブル状態になっ
ている。これにより、アト　　　　　　ルス設定器４に
より設定したアドレスがバッファ５を介して外部ＲＡＭ
３に供給されることにより、該アドレスに対応する内部
ＲＡＭ５２のデータがレジスタ６を通してデータ表示器
７に表示される。

タイムチャートで示したように、アドレスがＡｈ・らＢ
に変化すれば、表示データもこれに対応してＤ＾からＤ
Ｂに変化する。

（ｎ）内部ＲＡＭに対してライトモードの時。

このときのタイミングをｔＪＪ３図のタイムチャートに
示す。この時、内部ＲＡＭ５２のチップセレクト信号Ｃ
８は″Ｌ″レベルとなっているので、バッフ７５はディ
セーブル状態であり、バッファ２はイネーブル状態にな
る。これ１こより、外部ＲＡ　Ｍ３には、内部ＲＡＭ５
２と同一のアドレスｉＡＤ及びデータｉＤＴが供給され
る。又、ライト信号ＷＥがＬレベルとなったとき、外部
ＲＡ　Ｍ　３のライトイネーブル端子ＷＥもＬレベルと
なるので、このとき、内部ＲＡＭ５２と同一のデータｉ
ＤＴが外部ＲＡＭ３に書き込まれる。尚、レノスタ６の
内容は、チップセレクト信号Ｃ３７’Ｌレベルとなる間
には前回のデータが保持される。

（■）内ｉＲＡＭに対してリードモードの時。

このときのタイミングをＰｔ５４図のタイムチャートに
示す。この時は、ライト信号ＷＥ及びライトイネーブル
信号ＥＷＥがＨレベルとなり、外部ＲＡλ・１３に書き
込まれないことを除けば、前記（ＩＩ）のモードと同様
になる。

上記の動作モードで説明したように、内部ＲＡＭ　Ｓ　
２に対する書き込み時には、内部ＲＡＭ５２と同一のデ
ータが外部ＲＡ　Ｍ　３１こ書き込まれ、それ以外のモ
ードでは、アドレス設定器４の設定アドレスに対応した
データが表示されるようにしたので、被試験装置５１が
動作中であっても内部ＲＡ　Ｍ　５２の内容を常に参照
することかて゛きる。

又、上記装置を低消費電力となるように構成すれば、被
試験装置側の電源で動作させることが可能であり、アド
レス設定器１　ｌ＞を単なるディップスイッチとするこ
とで小形化できる。

［発明の効果１この発明によれば、内部ＲＡＭに書き込まれたデータを
外部ＲＡＭに書き込み、この書き込まれたデータをアド
レス設定手段及びデータ表示手段により表示させるよう
にしｔこので、従来のようにマイクロコンピュータを基
板から取り外すことなく、動作中の内部ＲＡ　Ｍの内容
を知ることができ、プログラムのデバッグ等の程作を容
易に行なうことができる。

【図面の簡単な説明】

第１図はこの発明のＲＡ　Ｍの表示装置の１実施例であ
る構成ブロック図、第２図ないし第４図は、ｔｆＳ１図
における装置の動作を示すタイムチャート、第５図は第
１図の装置の使用方法を示す図、第６図は従来の装置の
使用方法を示す図である。１・・・ＲＡＭの表示装置、１ａ・・・データ表示器、
１ｂ・・・アドレス設定器、２，５・・・バッファ、３
・・・外部ＲＡ　Ｍ、４・・・アドレス設定器、６・・
・レノスタ、７０．・データ表示器、訃・・オフデート
、９・・・インバータ、５１・・・制御基板、５２・・
・内部ＲＡＭ、５３・・・クリップ。特許出願人　　　富士電磯株式会社代理人　弁理士　青白　葆　外２名 ′：Ｘ２図７讐レス　　　　　　　　Ａ８嬉３図

Claims

【特許請求の範囲】

（１）マイクロコンピュータを使用した被試験装置に実
装されている内部のＲＡＭ端子に接続することのできる
接続手段と、前記内部ＲＡＭに書き込まれたデータを記
憶する外部のＲＡＭと、前記外部ＲＡＭ内のデータを読
み出すためのアドレス設定手段と、前記アドレス設定手
段により読みだされたデータを表示するデータ表示手段
とを備えたことを特徴とするＲＡＭの表示装置。